仅对英特尔可见 — GUID: ujq1486076326256
Ixiasoft
1.1. 部分重配置术语
1.2. 部分重配置过程序列
1.3. 内部主机部分重配置
1.4. 外部主机部分重配置
1.5. 部分重配置设计考量
1.6. 部分重配置设计流程
1.7. 层次化部分重配置(Hierarchical Partial Reconfiguration)
1.8. 部分重配置设计时序分析
1.9. 部分重配置设计仿真
1.10. 部分重配置设计调试
1.11. PR比特流安全性验证( Intel® Stratix® 10和 Intel® Agilex™ 设计)
1.12. PR比特流压缩和加密( Intel® Arria® 10和 Intel® Cyclone® 10 GX设计)
1.13. 避免PR编程错误
1.14. 对PR设计导出与版本兼容的编译数据库
1.15. 创建一个部分重配置设计修订历史
2.1. 内部和外部PR主机配置
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. 生成和仿真 Intel® FPGA IP
2.9. Intel® Quartus® Prime Pro Edition用户指南:部分重配置存档
2.10. 部分重配置解决方案IP用户指南修订历史
仅对英特尔可见 — GUID: ujq1486076326256
Ixiasoft
2.6.1. 参数
Avalon® -MM Partial Reconfiguration Freeze Bridge IP core支持以下参数的自定义。
参数 | 值 | 说明 |
---|---|---|
PR region interface Type | Avalon-MM Slave/Avalon-MM Master | 指定PR区域与Freeze Bridge接口连接的接口类型。 |
Enable Freeze port from PR region | On/Off | 使能freeze端口,此端口将每个PR区域的所有输出冻结成一个已知恒定值。冻结可防止静态区域中的信号接收器在部分配置过程中接收未定义的信号。一个桥接的冻结是PR区域的此信号与PR区域控制器的冻结的逻辑或(logical OR)。 |
Enable the bridge to track unfinished transaction | On/Off | 使桥接能够在冻结 Avalon® 接口之前跟踪未完成的传输。如果没有自定义逻辑来停止PR区域与静态区域之间的 Avalon® 传输,那么开启此选项。如果不需要此功能,请禁用此选项以减小IP的尺寸。 |
Enabled Avalon® Interface Signal | Yes/No | 使能(Yes)或者禁用(No)特定可选的Freeze Bridge接口端口。 |
Address width | <1-64> | 地址宽度(比特)。 |
Symbol width | <number> | 数据符号宽度(比特)。对于面向字节的接口,符号宽度应该为8。 |
Number of symbols | <number> | 每个字的符号数。 |
Burstcount width | <number> | 突发计数的宽度(比特)。 |
Linewrap burst | On/Off | 为On时,突发的地址环绕而不是递增。通过环绕的突发,当地址达到一个突发边界时,地址会环绕回到之前的突发边界。因此,IP仅使用低阶比特进行寻址。 |
Constant burst behavior | On/Off | 为On时,存储器突发是恒定的。 |
Burst on burst boundaries only | On/Off | 为On时,存储器突发与地址大小对齐。 |
Maximum pending reads | <number> | slave可排列的待定读操作的最大数量。 |
Maximum pending writes | <number> | slave可排列的待定写操作的最大数量。 |
Fixed read latency (cycles) | <number> | 设置固定延迟slave的读取延迟。对于包含readdatavalid信号的接口,此参数是无用的 。 |
Fixed read wait time (cycles) | <number> | 不使用waitrequest信号的主接口。读取等待时间表示主机响应一个读取操作之前的周期数。 此时序像似主机置位了waitrequest这样多的周期数。 |
Fixed write wait time (cycles) | <number> | 不使用waitrequest信号的主接口 。写等待时间表示主机接受一个写操作之前的周期数。 |
Address type | WORDS/SYMBOLS | 将从接口地址类型设置为符号或字。 |
图 63. 参数编辑器(Parameter Editor)