仅对英特尔可见 — GUID: vgo1459220559281
Ixiasoft
2.1. Intel® Stratix® 10嵌入式存储器模块中的字节使能(Byte Enable)
2.2. 地址时钟使能支持
2.3. 异步清零和同步清零
2.4. 存储模块错误纠正编码支持
2.5. Force-to-Zero
2.6. Coherent(一致性)读存储器
2.7. 冻结逻辑(Freeze logic)
2.8. 真双端口双时钟仿真器
2.9. Intel® Stratix® 10支持的嵌入式存储器IP内核
2.10. Intel® Stratix® 10嵌入式存储器时钟模式
2.11. Intel® Stratix® 10嵌入式存储器配置
2.12. 读和写地址寄存器的初始值
4.3.1. 配置方法
4.3.2. 规范
4.3.3. FIFO功能时序要求
4.3.4. SCFIFO ALMOST_EMPTY功能时序
4.3.5. FIFO输出状态标记和延迟
4.3.6. FIFO亚稳性保护及相关选项
4.3.7. FIFO同步清零和异步清零影响
4.3.8. SCFIFO和DCFIFO Show-Ahead模式
4.3.9. 不同的输入和输出宽度
4.3.10. DCFIFO时序约束设置
4.3.11. 手动例化的编码实例
4.3.12. 设计实例
4.3.13. 时钟域交叉上的格雷码计数器传输(Gray-Code Counter Transfer at the Clock Domain Crossing)
4.3.14. 嵌入式存储器ECC功能指南
4.3.15. FIFO Intel® FPGA IP参数
4.3.16. 复位方案(reset scheme)
仅对英特尔可见 — GUID: vgo1459220559281
Ixiasoft
4.1.5. ROM: 2-PORT Intel® FPGA IP参数
此表列出了ROM: 2-PORT Intel® FPGA IP core的参数。
参数 | 合法值 | 说明 | |
---|---|---|---|
Parameter Settings: Widths/Blk Type | |||
How do you want to specify the memory size? |
|
决定以字为单位还是以比特为单位来指定存储器容量。 | |
How many words of memory? | 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192, 16384, 32768, 65536 | 指定字的数量。 | |
Use different data widths on different ports | On/Off | 指定是否在不同的端口上使用不同的数据宽度。 | |
How wide should the ‘q_a’ output bus be? | — | 指定‘q_a’和‘q_b’输出端口的宽度。 | |
How wide should the ‘q_b’ output bus be? | |||
RAM block type | Auto, M20K | 指定存储器模块类型。可选择的存储器模块类型取决于您的目标器件。 | |
Set the maximum block depth to: |
|
指定最大模块深度(以字为单位)。只有选择了Auto作为存储器模块类型,此选项才会使能。 | |
参数设置:Clks/Rd | |||
What clocking method would you like to use? |
|
指定要使用的钟控方法(clocking method)。
|
|
Create a ‘rden_a’ and ‘rden_b’ read enable signals | On/Off | 指定是否创建读使能信号。 | |
Parameter Settings: Regs/Clkens/Aclrs | |||
Which ports should be registered? Read output ports |
On/Off | 指定是否寄存读输出端口。 | |
More Options | Registered Q Output Ports
|
On/Off | 如果想要寄存的‘q_a’和‘q_b’端口受异步清零信号的影响,那么开启此参数。
|
Use clock enable for port A input registers | On/Off | 指定是否对端口A输入寄存器使用时钟使能。 | |
Use clock enable for port A output registers | On/Off | 指定是否对端口A输出寄存器使用时钟使能。 | |
Use clock enable for port B input registers | On/Off | 指定是否对端口B输入寄存器使用时钟使能。 | |
Use clock enable for port B output registers | On/Off | 指定是否对端口B输出寄存器使用时钟使能。 | |
Aclr Options
|
On/Off | 指定寄存的端口是否应该被异步清零端口进行清零。 | |
Sclr Options
|
On/Off | 指定寄存的端口是否应该被同步清零端口进行清零。 | |
Parameter Settings: Mem Init | |||
Do you want to specify the initial content of the memory? |
|
指定存储器的初始化内容。 在ROM模式中,您必须指定存储器初始化文件(.mif)或者十六进制( Intel® -format)文件(.hex)。Yes, use this file for the memory content data选项默认情况下是开启的。 |
|
The initial content file should conform to which port’s dimensions? |
|
指定初始内容文件是否符合端口A或端口B。 | |
Parameter Settings: Performance Optimization | |||
Enable Force-to-Zero | On/Off | 指定在置低读使能信号时是否将输出设成零。 当所选的存储器深度大于一个存储器模块时,使能此功能将有助于提高胶合逻辑性能。 |