仅对英特尔可见 — GUID: zno1469208544160
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: zno1469208544160
Ixiasoft
1.7. 收发器Tile
Intel® Stratix® 10采用多种收发器tile类型来广泛支持各种协议。
图 2. Intel® Stratix® 10 Transceiver Tile结构图
Tile | 器件类型 | 通道性能 | 通道Hard IP访问 | |
---|---|---|---|---|
芯片到芯片(Chip-to-Chip) | 背板(Backplane) | |||
L-Tile | GX | 26 Gbps (NRZ) | 12.5 Gbps (NRZ) | PCIe Gen3x16 |
H-Tile | GX | 28.3 Gbps (NRZ) | 28.3 Gbps (NRZ) | PCIe Gen3x16 |
E-Tile | GXE | 30 Gbps (NRZ), 56 Gbps (PAM-4) |
30 Gbps (NRZ), 56 Gbps (PAM-4) |
100G Ethernet |
L-Tile和H-Tile
L和H收发器tile都包含4个收发器bank,共24个双工通道,8个ATX PLL,8个fPLL,8个CMU PLL,1个PCIe Hard IP块以及相关输入参考和发送器时钟网络。L和H收发器tile每通道中还包含10GBASE-KR/40GBASE-KR4 FEC块。
L-Tiles的收发器通道支持最高26 Gbps芯片到芯片或者12.5 Gbps背板应用程序。H-Tiles的收发器通道支持28 Gbps应用程序。H-Tile通道支持千兆比特无源光网络(GPON)的快速锁定时间。
Intel® Stratix® 10 GX/SX器件包含L-Tile或H-Tile。 Intel® Stratix® 10 GX/SX可进行从L-Tile到H-Tile的封装移植(package migration)。
E-Tile
E-Tile旨在支持56 Gbps PAM-4信号或最高30 Gbps背板NRZ信号。E-Tile不包括任何 PCIe* Hard IP块。