L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

6.1.6.4. Hard IP重配置

Hard IP Reconfiguration接口是一个具有21位地址和8位数据总线的Avalon-MM从接口。可使用该总线动态修改运行中只读配置寄存器的值。
请注意,热复位或冷复位后,会丢失通过Hard IP重配置接口对Hard IP所做的更改,因为这些寄存器将恢复为默认值。

如果使能了PCIe Link Inspector,则不支持通过Hard IP Reconfiguration接口的访问。Link Inspector只使用Hard IP Reconfiguration接口,Link Inspector和导出到此IP顶层的Hard IP Reconfiguration接口之间没有仲裁。

表 50.  Hard IP重配置信号

信号

方向

描述

hip_reconfig_clk

输入

重配置时钟。该时钟的频率范围为100-125 MHz。

hip_reconfig_rst_n

输入

此接口的低电平有效Avalon-MM复位。

hip_reconfig_address[20:0]

输入

21‑bit重配置地址。

Hard IP重配置功能使能后,可对hip_reconfig_address[20:0]位编程。

有些位在H-Tile和L-Tile中具有相同功能:

  • hip_reconfig_address[11:0]:提供对4 Kbytes PCIe* 配置空间的全字节访问。
    注: 对于 PCIe* 配置空间的地址映射, 请参阅寄存器章节中配置空间寄存器部分。
  • hip_reconfig_address[20]: 应设置为1'b1以表示 PCIe* 空间访问。

有些位在H-Tile和L-Tile中具有不同功能:

对于H-Tile:

  • hip_reconfig_address[13:12]:提供PF编号。由于H-Tile可最多支持4个PF,所以需要两个位来编码PF编号。
  • hip_reconfig_address[19:14]: 保留。必须被驱动到0。

对于L-Tile:

  • hip_reconfig_address[12]:提供PF编号。由于L-Tile可最多支持2个PF,所以只需要1个位来编码PF编号。
  • hip_reconfig_address[19:13]: 保留。必须被驱动到0。
hip_reconfig_read

输入

读信号。此接口未流水线化。开始另一个读操作之前,必须等待hip_reconfig_readdata[7:0]从当前读操作返回。

hip_reconfig_readdata[7:0]

输出

8‑bit读数据。在hip_reconfig_read置位之后的第三个周期,hip_reconfig_readdata[7:0]有效。

hip_reconfig_readdatavalid 输出 置位后,hip_reconfig_readdata[7:0]上的数据有效。
hip_reconfig_write

输入

写信号。

hip_reconfig_writedata[7:0]

输入

8‑bit写模型。

hip_reconfig_waitrequest 输出 置位后,表示IP核尚未准备回应请求。