仅对英特尔可见 — GUID: kvz1548465385263
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: kvz1548465385263
Ixiasoft
9. Avalon® -MM根端口的编程模型
Application Layer使用Control Register Access (CRA)接口将端点的配置读写请求、消息请求或单双字存储器读写请求的TLP格式数据写入根端口TLP TX数据寄存器。
向下游端口发布配置请求之前,软件应先查看Root Port Link Status Register,以确保Data Link Layer Link Active位设置为1'b1。
TX TLP编程模型一次仅能支持一个未发布的非发布(non-posted)请求,并且必须使用标记16 - 31来识别非发布请求。
注: 必须为 Intel® Stratix® 10 Avalon® -MM Root Port使能Hard IP重配置接口,以提供Application Layer对Root Port配置空间的直接访问。