仅对英特尔可见 — GUID: gbj1496331785756
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: gbj1496331785756
Ixiasoft
2.3. 生成设计实例
请按如下步骤生成设计:
图 15. 过程
- 在 Intel® Quartus® Prime Pro Edition软件中,创建一个新工程(File > New Project Wizard)。
- 指定Directory,Name和Top-Level Entity。
- 对于Project Type,选择默认值Empty project。点击Next。
- 对于Add Files,点击Next。
- 对于Family下的Family,Device & Board Settings,选择 Intel® Stratix® 10 (GX/SX/MX/TX)和Target Device用于设计。
- 点击Finish。
- 在IP Catalog中找到并添加 Intel L-/H-Tile Avalon-MM for PCI Express IP。
- New IP Variant对话框中,指定IP的名称。点击Create。
- 在IP Settings选项卡,为您的IP系列指定参数。
- Example Designs选项卡中,作如下选择:
- 对于Available Example Designs,选择DMA。
注: DMA设计实例仅在启用 Avalon® -MM Settings选项卡中Enable Avalon® -MM DMA时可用。注: 如果未启用Enable Avalon® -MM DMA,仍可选择PIO设计实例。
- 对于Example Design Files,启用Simulation和Synthesis选项。如果不需要仿真或综合文件,则保持关闭相应选项,可显著缩短设计实例生成时间。
- 对于Generated HDL Format,当前版本中仅Verilog可用。
- 为Target Development Kit选择适当选项。
如果选择None,则生成的设计实例将以您在上述步骤5中指定的器件作为对象。不可更改 Intel® Quartus® Prime工程中Intel L-/H-Tile Avalon-MM for PCI Express IP的管脚分配。然而,默认情况下此IP支持PCB上的数据通路反转和极性反转。
- 对于Available Example Designs,选择DMA。
- 选择Generate Example Design以创建一个可仿真并下载到硬件的设计实例。如果选择 Intel® Stratix® 10开发板后,该板上的器件不同于之前 Intel® Quartus® Prime工程中的选择,则该板上的器件会覆盖之前选择的器件。当提示要求为设计实例指定目录时,可接受默认目录, <example_design>/pcie_s10_hip_avmm_bridge_0_example_design
图 16. 设计实例选项卡生成 Intel® Stratix® 10设计实例时,名为recommended_pinassignments_s10.txt的文件被创建到目录pcie_s10_hip_avmm_bridge_0_example_design中。2
- 点击Finish。出现提示时可保存您的.ip文件,但无需确保设计实例可用性。
- 提示信息,Recent changes have not been generated. Generate now?,允许您创建在上述步骤9中指定的IP核仿真和综合文件。如果仅使用已生成的设计实例,点击No.
- 关闭空工程(dummy project)。
- 打开设计实例工程。
- 编译设计实例工程生成完整设计实例的.sof文件。该文件是您下载到电路板执行硬件验证的文件。
- 关闭您的设计实例工程。
2 该文件包含关于设计实例中所有管脚的管脚约束建议。如果在下拉菜单中为Target Development Kit选择一个开发套件选项,则recommended_pinassignments_s10.txt文件中的管脚约束要与同一目录中.qsf文件的管脚约束相匹配。如果在下拉菜单中选择NONE,则.qsf文件中不包含任何管脚约束。该情况下,可将recommended_pinassignments_s10.txt文件中的管脚约束复制到.qsf文件中。可一直更改.qsf文件中的管脚约束以满足设计或电路板要求。