仅对英特尔可见 — GUID: ehm1469837460020
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: ehm1469837460020
Ixiasoft
6.1.3.2. 复位
PCIe Hard IP生成复位信号。Avalon-MM DMA 桥有一个单低电平有效复位输入。它是PCIe IP核复位的同步版。
图 47. 时钟和复位连接
信号 |
方向 |
说明 |
---|---|---|
app_nreset_status | 输出 | 低电平有效复位信号。从npor或pin_perstn产生。可使用此信号复位Application。 |
currentspeed[1:0] | 输出 | 显示PCIe链路的当前速度。 编码定义如下:
|
npor | 输入 |
Application Layer驱动低电平有效复位信号。npor复位整个IP核,PCS,PMA和PLL。npor应保持至少20 ns。 该信号为边缘且非电平敏感;因此,该信号上的较低值不会将定制逻辑保持复位。不可禁用该信号。 |
pin_perst | 输入 |
器件PCIe复位管脚上的低电平有效复位。复位数据路径和控制寄存器。 |
ninit_done | 输入 | 低电平有效异步输入。此信号上的“1”表示FPGA器件尚未完全配置。“0”表示器件已配置并处于正常操作模式。要使用ninit_done输入,请例化您设计中的Reset Release Intel FPGA IP并使用其ninit_done输出驱动PCIe Avalon® 存储器映射IP的输入。For more details on how to use this input, 亲参阅https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/an/an891.pdf了解有关如何使用此输入的更多详细信息。 |