L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

1.1. Avalon-MM Interface for PCIe

Intel® Stratix® 10 FPGA包含的可配置,硬协议堆栈适用于符合PCI Express Base Specification 3.0的PCI Express*。该IP核结合了早前 Avalon® 存储器映射(Avalon-MM)和Avalon-MM直接存储访问(DMA)接口的功能。还为 Intel® Stratix® 10提供类似于面向 Arria® 10器件的 Avalon® -MM Avalon® -MM DMA系列的功能。

使用 Avalon® -MM接口的Intel L-/H-Tile Avalon-MM for PCI Express IP核删除了许多与PCIe协议相关的复杂性。它能处理所有Transaction Layer Packet(TLP)编码和解码,简化设计任务。此IP核还包含可选的Read和Write Data Mover模块,有助于创建高性能DMA设计。 Avalon® -MM接口以及Read和Write Data Mover模块都以软逻辑形式实现。

Intel L-/H-Tile Avalon-MM for PCI Express IP Core支持Gen1,Gen2和Gen3数据速率,以及x1,x2,x4和x8配置。x16配置支持Gen1和Gen2数据速率。

注: 另一个IP 核(Intel L-/H-Tile Avalon-MM+ for PCI Express IP核)支持Gen3 x16配置。请参阅Intel L- and H-tile Avalon Memory-mapped+ IP for PCI Express User Guide了解详细信息。
图 1.  Intel® Stratix® 10 PCIe IP核系列和 Avalon® -MM接口
表 1.  PCI Express数据吞吐量

下表显示了Gen1,Gen2和Gen3 PCI Express链路1、2、4、8和16数据通路的理论带宽(不计成本开销)。该表格还提供用于单个发送(TX)或接收(RX)通道的带宽。双工操作时数目翻倍。协议指定Gen1为2.5千兆传输每秒(GT/s),Gen2为5.0 GT/s以及Gen3为8.0 GT/s。Gen1和Gen2采用8B/10B编码并产生20%成本开销。Gen3采用128b/130b编码,产生1.54%成本开销。下表以千兆字节每秒(GBps)为单位显示实际使用的数据带宽。已剔除编码和解码成本开销。

  链路宽度
×1 ×2 ×4 ×8 ×16

PCI Express Gen1 (2.5 Gbps)

2

4

8

16

32

PCI Express Gen2 (5.0 Gbps)

4

8

16

32

64

PCI Express Gen3 (8.0 Gbps)

7.87

15.75

31.5

63

当前版本中不可用