仅对英特尔可见 — GUID: zxp1468882020342
Ixiasoft
仅对英特尔可见 — GUID: zxp1468882020342
Ixiasoft
1.1. Avalon-MM Interface for PCIe
Intel® Stratix® 10 FPGA包含的可配置,硬协议堆栈适用于符合PCI Express Base Specification 3.0的PCI Express*。该IP核结合了早前 Avalon® 存储器映射(Avalon-MM)和Avalon-MM直接存储访问(DMA)接口的功能。还为 Intel® Stratix® 10提供类似于面向 Arria® 10器件的 Avalon® -MM 和 Avalon® -MM DMA系列的功能。
使用 Avalon® -MM接口的Intel L-/H-Tile Avalon-MM for PCI Express IP核删除了许多与PCIe协议相关的复杂性。它能处理所有Transaction Layer Packet(TLP)编码和解码,简化设计任务。此IP核还包含可选的Read和Write Data Mover模块,有助于创建高性能DMA设计。 Avalon® -MM接口以及Read和Write Data Mover模块都以软逻辑形式实现。
Intel L-/H-Tile Avalon-MM for PCI Express IP Core支持Gen1,Gen2和Gen3数据速率,以及x1,x2,x4和x8配置。x16配置支持Gen1和Gen2数据速率。
链路宽度 | |||||
---|---|---|---|---|---|
×1 | ×2 | ×4 | ×8 | ×16 | |
PCI Express Gen1 (2.5 Gbps) |
2 |
4 |
8 |
16 |
32 |
PCI Express Gen2 (5.0 Gbps) |
4 |
8 |
16 |
32 |
64 |
PCI Express Gen3 (8.0 Gbps) |
7.87 |
15.75 |
31.5 |
63 |
当前版本中不可用 |