仅对英特尔可见 — GUID: rie1548466896248
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: rie1548466896248
Ixiasoft
9.1. 根端口TLP数据控制和状态寄存器
必须为 Intel® Stratix® 10 Avalon® -MM Root Port使能32-bit CRA Avalon® -MM接口以构建TLP。为此,CRA接口提供以下四个寄存器。
寄存器地址 | 寄存器名称 | 访问模式 | 描述 |
---|---|---|---|
0x2000 | RP_TX_REG | W | 包含1个双字TX TLP。应用层不断写入该寄存器以构建TX TLP。 |
0x2004 | RP_TX_CNTRL | W | [31:3]:保留
[2] Type : 请求类型
[1] EOP : 指定包的结尾。 [0] SOP : 指定包的开头。 |
0x2008 | RP_RX_REG | R | 包含一个双字Completion TLP或Message TLP。 |
0x200C | RP_RX_STATUS | RC | [31:2]保留 [1] EOP:显示TLP的数据结束。应用层必须轮询该位以确定最终数据何时可用。 [0] SOP : 显示存在Completion TLP或Message TLP。 |