仅对英特尔可见 — GUID: fom1471035120074
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: fom1471035120074
Ixiasoft
6. 块描述
Intel L-/H-Tile Avalon-MM for PCI Express IP核结合了前几代Avalon-MM和Avalon-MM DMA系列的特性。Avalon-MM DMA Bridge中包含的这些功能为软逻辑形式。 DMA桥是前端(front-end)到Hard IP for PCI Express IP核。Avalon-ST调度器将DMA桥和PCIe IP核连接。并提供对TX和RX数据流的循环(round-robin)访问。
图 35. Intel L-/H-Tile Avalon-MM for PCI Express结构图
可在组件GUI中使能DMA桥接的单个可选模块。请应用如下约束条件:
- 如果PCIe Write DMA模块和Internal DMA Descriptor Controller已使能,则必须使能PCIe Read DMA模块。PCIe Read DMA从主机获取描述符。
- 如果地址映射已使能,则必须使能Control Register Access (CRA) Avalon-MM从端口。
- 内部DMA Descriptor Controller被使能时,BAR0 Avalon-MM主接口不可用。DMA Descriptor Controller使用该接口。