L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

6.1.6.3. Hard IP状态接口

Hard IP Status: 此可选接口包括以下可用于调试的信号:链路状态信号,中断状态信号,TX和RX奇偶校验错误信号,可纠正和不可纠正错误信号。
表 49.  Hard IP状态接口

信号

方向

描述

derr_cor_ext_rcv

输出

置位后,表示RX缓冲器检测到一个1-bit(可纠正)ECC错误。此为脉冲拉伸输出(pulse stretched output)。
derr_cor_ext_rpl

输出

置位后,表示重试缓冲器检测到一个1-bit(可纠正)ECC错误。此为脉冲拉伸输出(pulse stretched output)。
derr_rpl

输出

置位后,表示重试缓冲器检测到一个2-bit(不可纠正)ECC错误。此为脉冲拉伸输出(pulse stretched output)。
derr_uncor_ext_rcv

输出

置位后,表示RX缓冲器检测到一个2-bit(不可纠正)ECC错误。此为脉冲拉伸输出(pulse stretched output)。

int_status[10:0](用于H-Tile)

Int_status[7:0](用于L-Tile)

int_status_pf1[7:0](用于L-Tile)

输出

Int_status[3:0]信号驱动应用程序的legacy中断(用于 H-Tile)。

int_status[10:4]信号提供其他中断的状态(用于H-Tile)。

Int_status[3:0]信号驱动PF0应用程序的legacy中断(用于L-Tile)。

int_status[7:4]信号提供PF0的其他中断的状态(用于L-Tile)。

Int_status[3:0]信号驱动PF1应用程序的legacy中断(用于L-Tile)。

int_status[7:4]信号提供PF0的其他中断的状态(用于L-Tile)。

以下信号定义为:

  • int_status[0]: 中断信号A
  • int_status[1]: 中断信号B
  • int_status[2]: 中断信号C
  • int_status[3]: 中断信号D
  • int_status[4]: 指定1个Root Port AER错误中断。cfg_aer_rc_err_msicfg_aer_rc_err_int信号置位时,该位被设置。当软件将1写入寄存器位,或当cfg_aer_rc_err_int解除置位时,此位被清除。
  • int_status[5]: 指定Root Port PME中断状态。cfg_pme_msicfg_pme_int置位时,该位被设置。当软件将1写入clear位,或当cfg_pme_int解除置位时,此位被清除。
  • int_status[6]: 出现热插拔事件且Power Management Events (PME)使能时,将其置位。(PME通常用于将系统或功能从低功耗状态下恢复。)
  • int_status[7]:指定热插拔事件中断状态。
  • Int_status[8]:指定Link Autonomous Bandwidth Status寄存器的中断状态。仅适用于H-Tile。
  • int_status[9]: 指定Link Bandwidth Management Status寄存器的中断状态。仅适用于H-Tile。
  • int_status[10]: 指定Link Status寄存器中Link Equalization Request比特的中断状态。仅适用于H-Tile。
int_status_common[2:0]

输出

指定以下寄存器的中断状态。置位后,表示中断挂起状态:

  • int_status_common[0]: 自主带宽状态寄存器。
  • Int_status_common[1]: 带宽管理状态寄存器。
  • int_status_common[2]: 链路状态寄存器中的链路均衡请求比特。
lane_act[4:0]

输出

Lane Active Mode:此信号表示链路训练期间配置的数据通路个数。以下编码定义为:

  • 5’b0 0001: 1条通道
  • 5’b0 0010: 2条通道
  • 5’b0 0100: 4条通道
  • 5’b0 1000: 8条通道
  • 5’b0 0000: 16条通道
link_up

输出

置位时,链路开启。
ltssmstate[5:0]

输出

Link Training and Status State Machine (LTSSM)状态:LTSSM状态机编码定义以下状态:

  • 6'h00 - Detect.Quiet
  • 6'h01 - Detect.Active
  • 6'h02 - Polling.Active
  • 6'h03 - Polling.Compliance
  • 6'h04 - Polling.Configuration
  • 6'h05 - PreDetect.Quiet
  • 6'h06 - Detect.Wait
  • 6'h07 - Configuration.Linkwidth.Start
  • 6'h08 - Configuration.Linkwidth.Accept
  • 6'h09 - Configuration.Lanenum.Wait
  • 6'h0A - Configuration.Lanenum.Accept
  • 6'h0B - Configuration.Complete
  • 6'h0C - Configuration.Idle
  • 6'h0D - Recovery.RcvrLock
  • 6'h0E - Recovery.Speed
  • 6'h0F - Recovery.RcvrCfg
  • 6'h10 - Recovery.Idle
  • 6'h20 - Recovery.Equalization Phase 0
  • 6'h21 - Recovery.Equalization Phase 1
  • 6'h22 - Recovery.Equalization Phase 2
  • 6'h23 - Recovery.Equalization Phase 3
  • 6'h11 - L0
  • 6'h12 - L0s
  • 6'h13 - L123.SendEIdle
  • 6'h14 - L1.Idle
  • 6'h15 - L2.Idle
  • 6'h16 - L2.TransmitWake
  • 6'h17 - Disabled.Entry
  • 6'h18 - Disabled.Idle
  • 6'h19 - Disabled
  • 6'h1A - Loopback.Entry
  • 6'h1B - Loopback.Active
  • 6'h1C - Loopback.Exit
  • 6'h1D - Loopback.Exit.Timeout
  • 6'h1E - HotReset.Entry
  • 6'h1F - Hot.Reset
rx_par_err

输出

置位单个周期,表示在RX缓冲器输入的TLP中检测到1个奇偶校验错误。此错误被记录为VSEC寄存器中不可纠正的内部错误。请参阅Uncorrectable Internal Error Status Register(无法纠正的内部错误状态寄存器)了解更多信息。如果出现该错误,则必须复位Hard IP,因为奇偶校验错误会将Hard IP保持于未知状态。
tx_par_err

输出

置位单个周期以表示TX TLP传送期间的奇偶校验错误。即便检测到奇偶校验错误,IP核也会发送TX TLP数据包。