仅对英特尔可见 — GUID: spr1470758112056
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: spr1470758112056
Ixiasoft
3.3.1. Avalon-MM主接口
Avalon-MM Master模块将从PCI Express链路接收到的PCI Express MRd和MWr TLP请求转换成其Avalon-MM接口上的Avalon-MM读写事务。Avalon-MM主模块使用PCI Express Completion TLPs(CplD)将接收的读数据返回到其Avalon-MM接口。
配置时最多可使能6个Avalon-MM Master接口,每6个中有一个支持BAR。每个已使能的Avalon-MM Master接口可在组件GUI中被设置成突发或非突发。突发Avalon-MM Master接口专为高吞吐量传输而设计,应用程序接口数据总线宽度可为256-bit。非突发Avalon-MM Master接口专为需要更高粒度字节使能控制的小型传输或用于控制32-bit Avalon-MM Slave接口而设计。包含此接口的信号前缀是rxm_bar<bar_num>*.
Avalon-MM主模块类型 | 数据总线宽度 | 最大突发尺寸 | 字节使能粒度 | 最多未完成读请求 |
---|---|---|---|---|
Non-bursting(非突发) | 32-bit | 1个周期 | Byte | 1 |
Bursting(突发) | 256-bit | 16个周期 | DWord4 | 32 |
4 使用小于DWORD的粒度会有不可预测的结果。必须调整缓冲器大小以适应DWORD粒度。