仅对英特尔可见 — GUID: lbl1465329199412
Ixiasoft
3.1. Avalon-ST RX接口
3.2. Avalon-ST TX接口
3.3. TX信用接口(TX Credit Interface)
3.4. TX和RX串行数据
3.5. 时钟
3.6. 功能级复位接口(Function-Level Reset (FLR) Interface)
3.7. SR-IOV的控制阴影接口(Control Shadow Interface for SR-IOV)
3.8. 配置扩展总线接口(Configuration Extension Bus Interface)
3.9. Hard IP重配置接口
3.10. 中断接口
3.11. 电源管理接口(Power Management Interface)
3.12. 复位(Reset)
3.13. 传输层配置接口
3.14. PLL重配置接口
3.15. PIPE接口(仅适用于仿真)
6.1.1. Avalon-ST RX和TX接口的TLP Header和Data对齐
6.1.2. Avalon-ST 256-Bit RX接口
6.1.3. Avalon-ST 512-Bit RX接口
6.1.4. Avalon-ST 256-Bit TX接口
6.1.5. Avalon-ST 512-Bit TX接口
6.1.6. TX信用接口(TX Credit Interface)
6.1.7. 解释TX信用接口(Interpreting the TX Credit Interface)
6.1.8. 时钟
6.1.9. 更新流程控制计时器和信用释放(Update Flow Control Timer and Credit Release)
6.1.10. 复位(Resets)
6.1.11. 功能级复位接口(Function-Level Reset (FLR) Interface)
6.1.12. 中断
6.1.13. SR-IOV的控制阴影接口(Control Shadow Interface for SR-IOV)
6.1.14. 传输层配置空间接口(Transaction Layer Configuration Space Interface)
6.1.15. 配置扩展总线接口(Configuration Extension Bus Interface)
6.1.16. 硬核IP状态接口(Hard IP Status Interface)
6.1.17. 串行数据接口
6.1.18. PIPE接口
6.1.19. Hard IP重配置
6.1.20. 功耗管理接口(Power Management Interface)
6.1.21. 测试接口
6.1.22. PLL IP重配置
6.1.23. 消息处理(Message Handling)
8.1.1. 寄存器访问定义
8.1.2. PCI配置头(header)寄存器
8.1.3. PCI Express性能结构
8.1.4. Intel定义的VSEC Capability头
8.1.5. 通用控制和状态寄存器(General Purpose Control and Status Register)
8.1.6. 不可纠正的内部错误状态寄存器
8.1.7. 不可纠正的内部错误掩码寄存器
8.1.8. 可纠正的内部错误状态寄存器
8.1.9. 可纠正的内部错误掩码寄存器
8.1.10. SR-IOV虚拟化扩展功能寄存器地址映射(SR-IOV Virtualization Extended Capabilities Registers Address Map)
8.1.10.1. ARI Enhanced Capability Header
8.1.10.2. SR-IOV增强性能寄存器(SR-IOV Enhanced Capability Registers)
8.1.10.3. 初始VF和总共VF寄存器(Initial VFs and Total VFs Registers)
8.1.10.4. VF Device ID Register
8.1.10.5. Page Size Registers
8.1.10.6. VF基地址寄存器(BARs) 0-5 (VF Base Address Registers (BARs) 0-5)
8.1.10.7. Secondary PCI Express Extended Capability Header
8.1.10.8. 通道状态寄存器(Lane Status Registers)
8.1.10.9. Transaction Processing Hints (TPH) Requester Enhanced Capability Header
8.1.10.10. TPH Requester Capability Register
8.1.10.11. TPH Requester Control Register
8.1.10.12. Address Translation Services ATS Enhanced Capability Header
8.1.10.13. ATS Capability Register and ATS Control Register
9.4.1. ebfm_barwr处理过程
9.4.2. ebfm_barwr_imm过程(ebfm_barwr_imm Procedure)
9.4.3. ebfm_barrd_wait处理过程
9.4.4. ebfm_barrd_nowt处理过程
9.4.5. ebfm_cfgwr_imm_wait过程(ebfm_cfgwr_imm_wait Procedure)
9.4.6. ebfm_cfgwr_imm_nowt处理过程
9.4.7. ebfm_cfgrd_wait处理过程
9.4.8. ebfm_cfgrd_nowt处理过程
9.4.9. BFM配置过程
9.4.10. BFM共享存储器访问过程
9.4.11. BFM日志和消息过程
9.4.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: lbl1465329199412
Ixiasoft
6.1.10. 复位(Resets)
嵌入式硬复位控制器(HRC)为PCIe内核逻辑,PMA,PCS和Application生成复位。为满足100 ms PCIe配置时间,嵌入式复位控制器要连接到SDM。此连接使FPGA外设能够在编程FPGA架构之前配置并开始操作。
复位逻辑需要一个自由运行的时钟,此时钟在SDM置位iocsrrdy时是稳定的,并可用于 IP core。延迟版本的iocsrrdy, (iocsrrdy_dly)在控制和状态寄存器初始化和收发器配置完成后置位。
图 50. Intel® Stratix® 10 Hard IP for PCI Express Reset ControllerHard IP for PCIe中显示的信号是在硬核逻辑中实现的,不可用于探测。
信号 |
方向 |
说明 |
---|---|---|
currentspeed[1:0] | Output | 表示PCIe模块的当前速度。 以下编码定义为:
|
npor | Input |
Application Layer驱动此低电平有效复位信号(active low reset signal)。npor复位整个 IP core,PCS,PMA和PLL。npor应该至少保持20 ns。Gen3 x16 variants,应该保持npor至少10个周期。此信号是边沿敏感的,而不是电平敏感的;因此,此信号上的低值不会将定制逻辑保持在复位状态。此信号不能被禁止。 |
pin_perst | Input |
器件的PCIe复位管脚上的低电平有效复位。复位数据通路和控制寄存器。 |
pld_clk_inuse |
Output | 此复位信号具有与reset_status信号同样的效果。此信号用于向后兼容 Arria® 10器件。 |
pld_core_ready |
Input | 置位时,表明Application Layer已准备就绪。IP core能够在此信号置位后释放复位。 |
reset_status |
Output | 高电平有效复位状态。高电平时表明IP core没有准备好用于用户模式。仅当npor置低时,并且IP core没有处于复位状态时,reset_status才置低。使用reset_status来驱动应用的复位。同步到coreclkout_hip。 |
clr_st |
Output | clr_st具有与reset_status相同的功能,用于向后兼容以前的器件系列。 |
serdes_pll_locked |
Output | 置位时,表明生成coreclkout_hip的PLL被锁定。在pipe仿真模式中,此信号始终置位。 |