仅对英特尔可见 — GUID: zqj1504650510951
Ixiasoft
3.1. Avalon-ST RX接口
3.2. Avalon-ST TX接口
3.3. TX信用接口(TX Credit Interface)
3.4. TX和RX串行数据
3.5. 时钟
3.6. 功能级复位接口(Function-Level Reset (FLR) Interface)
3.7. SR-IOV的控制阴影接口(Control Shadow Interface for SR-IOV)
3.8. 配置扩展总线接口(Configuration Extension Bus Interface)
3.9. Hard IP重配置接口
3.10. 中断接口
3.11. 电源管理接口(Power Management Interface)
3.12. 复位(Reset)
3.13. 传输层配置接口
3.14. PLL重配置接口
3.15. PIPE接口(仅适用于仿真)
6.1.1. Avalon-ST RX和TX接口的TLP Header和Data对齐
6.1.2. Avalon-ST 256-Bit RX接口
6.1.3. Avalon-ST 512-Bit RX接口
6.1.4. Avalon-ST 256-Bit TX接口
6.1.5. Avalon-ST 512-Bit TX接口
6.1.6. TX信用接口(TX Credit Interface)
6.1.7. 解释TX信用接口(Interpreting the TX Credit Interface)
6.1.8. 时钟
6.1.9. 更新流程控制计时器和信用释放(Update Flow Control Timer and Credit Release)
6.1.10. 复位(Resets)
6.1.11. 功能级复位接口(Function-Level Reset (FLR) Interface)
6.1.12. 中断
6.1.13. SR-IOV的控制阴影接口(Control Shadow Interface for SR-IOV)
6.1.14. 传输层配置空间接口(Transaction Layer Configuration Space Interface)
6.1.15. 配置扩展总线接口(Configuration Extension Bus Interface)
6.1.16. 硬核IP状态接口(Hard IP Status Interface)
6.1.17. 串行数据接口
6.1.18. PIPE接口
6.1.19. Hard IP重配置
6.1.20. 功耗管理接口(Power Management Interface)
6.1.21. 测试接口
6.1.22. PLL IP重配置
6.1.23. 消息处理(Message Handling)
8.1.1. 寄存器访问定义
8.1.2. PCI配置头(header)寄存器
8.1.3. PCI Express性能结构
8.1.4. Intel定义的VSEC Capability头
8.1.5. 通用控制和状态寄存器(General Purpose Control and Status Register)
8.1.6. 不可纠正的内部错误状态寄存器
8.1.7. 不可纠正的内部错误掩码寄存器
8.1.8. 可纠正的内部错误状态寄存器
8.1.9. 可纠正的内部错误掩码寄存器
8.1.10. SR-IOV虚拟化扩展功能寄存器地址映射(SR-IOV Virtualization Extended Capabilities Registers Address Map)
8.1.10.1. ARI Enhanced Capability Header
8.1.10.2. SR-IOV增强性能寄存器(SR-IOV Enhanced Capability Registers)
8.1.10.3. 初始VF和总共VF寄存器(Initial VFs and Total VFs Registers)
8.1.10.4. VF Device ID Register
8.1.10.5. Page Size Registers
8.1.10.6. VF基地址寄存器(BARs) 0-5 (VF Base Address Registers (BARs) 0-5)
8.1.10.7. Secondary PCI Express Extended Capability Header
8.1.10.8. 通道状态寄存器(Lane Status Registers)
8.1.10.9. Transaction Processing Hints (TPH) Requester Enhanced Capability Header
8.1.10.10. TPH Requester Capability Register
8.1.10.11. TPH Requester Control Register
8.1.10.12. Address Translation Services ATS Enhanced Capability Header
8.1.10.13. ATS Capability Register and ATS Control Register
9.4.1. ebfm_barwr处理过程
9.4.2. ebfm_barwr_imm过程(ebfm_barwr_imm Procedure)
9.4.3. ebfm_barrd_wait处理过程
9.4.4. ebfm_barrd_nowt处理过程
9.4.5. ebfm_cfgwr_imm_wait过程(ebfm_cfgwr_imm_wait Procedure)
9.4.6. ebfm_cfgwr_imm_nowt处理过程
9.4.7. ebfm_cfgrd_wait处理过程
9.4.8. ebfm_cfgrd_nowt处理过程
9.4.9. BFM配置过程
9.4.10. BFM共享存储器访问过程
9.4.11. BFM日志和消息过程
9.4.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: zqj1504650510951
Ixiasoft
10.2.1.2. 运行 PCIe* Link Inspector
使用在Quick Start Guide中编译的设计实例来熟悉 PCIe* Link Inspector。按照Generating the Avalon® -ST Design或者Generating the Avalon® -MM Design和Compiling the Design中的步骤生成此设计实例的SRAM Object File,(.sof)。
如要使用 PCIe* Link Inspector,需要将.sof下载到 Intel® Stratix® 10 Development Kit。然后在测试PC上打开System Console,并将设计加载到System Console。将.sof加载到System Console以支持System Console可通过ADME与设计进行通信。ADME是一种基于JTAG的 Avalon® -MM主接口,其驱动 PCIe* 设计中的 Avalon® -MM从接口。使用ADME时, Intel® Quartus® Prime软件插入调试互连架构以与JTAG相连。
完成这些任务的步骤如下:
- 使用 Intel® Quartus® Prime Programmer将.sof下载到 Intel® Stratix® 10 FPGA Development Kit。
注: 为确保操作正确,所使用的 Intel® Quartus® Prime Programmer和 Intel® Quartus® Prime Pro Edition软件版本必须与生成.sof时的版本相同。
- 将设计加载到System Console:
- 在测试PC上运行 Intel® Quartus® Prime Pro Edition软件。
- 开启System Console,Tools > System Debugging Tools > System Console。
- 在System Console File菜单上,选择Load design,并浏览到.sof文件。
- 选择.sof,然后点击OK。
.sof加载到System Console。
- 在System Console Tcl console中,键入以下命令:
% cd <project_dir>/ip/pcie_example_design/ pcie_example_design_DUT/altera_pcie_s10_hip_ast_<version>/synth/altera_pcie_s10_link_inspector % source TCL/setup_adme.tcl % source TCL/xcvr_pll_test_suite.tcl % source TCL/pcie_link_inspector.tcl
source TCL/pcie_link_inspector.tcl命令自动将 PCIe* 链路的当前状态输出到Tcl Console。该命令还加载所有 PCIe* Link Inspector功能。
图 80. 使用Tcl Console访问 PCIe* Link Inspector您还可从System Console开启Transceiver Toolkit。Transceiver Toolkit提供对PMA和PCS的实时监控与重配置。例如,可使用Transceiver Toolkit Eye Viewer获得接收器串行数据采样点处的眼开(eye-opening)评估。 PCIe* Link Inspector扩展了Transceiver Toolkit功能性。