仅对英特尔可见 — GUID: sam1403481918789
Ixiasoft
4.2.10.4. 指南
当在 Arria® 10PLL中实现时钟切换时,需要遵循下面的指导原则:
- 自动时钟切换要求inclk0和inclk1频率偏差保持在20%以内,否则将导致clkbad0和clkbad1信号无法正常运行。
- 使用手动时钟切换时,inclk0和inclk1之间的差异能够大于100% (2×)。然而,两个时钟源的频差和相差都将可能导致PLL失锁。复位PLL确保了在输入和输出时钟之间保持正确的相位关系。
- 当extswitch信号变低以启动手动时钟切换事件时,inclk0和inclk1都必须运行,否则会导致时钟切换操作无法正常进行。
- 要求时钟切换功能以及低频率漂移的应用必须使用低带宽PLL。当参考输入时钟变化时,低带宽PLL要比高带宽PLL反应慢。发生切换时,与高带宽PLL相比,低带宽PLL更慢地传播时钟停止到输出。然而,要知道低带宽PLL也会增加锁定时间。
- 切换发生后,PLL在一个有限的重同步周期锁定到一个新的时钟。PLL重新锁定所需要的时间取决于PLL配置。
- 在您的设计中,PLL的输入时钟与输出时钟之间的相位关系是非常重要的。时钟切换完成后要置位复位信号至少10 ns。等待锁定的信号变高并且稳定后,再重新使能PLL的输出时钟。
- 显示了当前时钟丢失时,VCO频率逐渐下降,然后在VCO锁定到备用时钟时又回升的情况。
图 69. VCO切换操作频率