仅对英特尔可见 — GUID: sam1438591048545
Ixiasoft
2.1.1. Intel® Stratix® 10 I/O标准支持
I/O 标准 | I/O缓冲器类型支持 | 应用程序 | 标准支持 | |
---|---|---|---|---|
LVDS I/O | 3 V I/O1 2 | |||
3.0 V LVTTL/3.0 V LVCMOS | No | Yes | 通用 | JESD8-B |
2.5 V LVCMOS | No | Yes 3 | 通用 | JESD8-5 |
1.8 V LVCMOS | Yes | Yes 3 | 通用 | JESD8-7 |
1.5 V LVCMOS | Yes | Yes 3 | 通用 | JESD8-11 |
1.2 V LVCMOS | Yes | Yes 3 | 通用 | JESD8-12 |
SSTL-18 Class I和Class II | Yes | No | 闪存接口 | JESD8-15 |
SSTL-15 Class I和Class II | Yes | No | DDR3 | — |
SSTL-15 | Yes | No | DDR3 | JESD79-3D |
SSTL-135 | Yes | No | DDR3L | — |
SSTL-125 4 | Yes | No | QDR-IV | — |
SSTL-12 | Yes | No | RLDRAM 3, QDR-IV | — |
POD12 | Yes | No | DDR4, QDR-IV | JESD8-24 |
1.8 V HSTL Class I和Class II | Yes | No | DDR II+、QDR II+和RLDRAM 2 | JESD8-6 |
1.5 V HSTL Class I和Class II | Yes | No | DDR II+、QDR II+、QDR II和RLDRAM 2 | JESD8-6 |
1.2 V HSTL Class I和Class II | Yes | No | QDR-IV、通用 | JESD8-16A |
HSUL-12 | Yes | No | LPDDR2, LPDDR3 | — |
Differential SSTL-18 Class I and Class II | Yes | No | 通用 | JESD8-15 |
Differential SSTL-15 Class I and Class II | Yes | No | DDR3 | — |
Differential SSTL-15 | Yes | No | DDR3 | JESD79-3D |
Differential SSTL-135 | Yes | No | DDR3L | — |
Differential SSTL-1254 | Yes | No | 通用 | — |
Differential SSTL-12 | Yes | No | RLDRAM 3 | — |
Differential POD12 | Yes | No | DDR4 | JESD8-24 |
Differential 1.8 V HSTL Class I and Class II | Yes | No | DDR II+、QDR II+和RLDRAM 2 | JESD8-6 |
Differential 1.5 V HSTL Class I and Class II | Yes | No | DDR II+、QDR II+、QDR II和RLDRAM 2 | JESD8-6 |
Differential 1.2 V HSTL Class I and Class II | Yes | No | 通用 | JESD8-16A |
Differential HSUL-12 | Yes | No | LPDDR2, LPDDR3 | — |
LVDS | Yes | No | SGMII, SFI, SPI | ANSI/TIA/EIA-644 |
Mini-LVDS | Yes | No | SGMII, SFI, SPI | — |
RSDS | Yes | No | SGMII, SFI, SPI | — |
LVPECL | Yes | No | SGMII, SFI, SPI | — |
注: 要使用3 V I/O bank中的1.2 V、1.5 V、1.8 V或2.5 V I/O标准,必须对I/O管脚设置USE_AS_3V_GPIO约束。在 Intel® Quartus® Prime Settings File (.qsf)下,指定如下约束:set_instance_assignment -name USE_AS_3V_GPIO ON -to <your pin name>
I/O标准 | 应用程序 | 标准支持 |
---|---|---|
1.8 V LVCMOS | 通用 | JESD8-7 |
1 仅L-tile和H-tile收发器tile中可用。
2 收发器tile掉电时,该tile的3 V I/O bank不可用。
3 必须对管脚设置USE_AS_3V_GPIO Intel® Quartus® Prime约束。
4 虽然 Intel® Stratix® 10 I/O缓冲器支持各种闪存应用的I/O标准,但Intel仅验证和支持 Intel® Stratix® 10外部存储器接口用户指南的性能支持总结中罗列的闪存接口的IP。