仅对英特尔可见 — GUID: sam1438869708430
Ixiasoft
3.3. 指南:基准电压和非基准电压I/O标准
每个I/O bank可同时支持多个I/O标准。如果同一I/O bank中使用非基准电压和基准电压I/O标准,则请参照以下指南:
非基准电压I/O标准
如果I/O标准支持I/O bank VCCIO电平,则一个I/O bank可同时支持任意数量不同I/O标准约束的输入信号。
对于输出信号,单I/O bank支持的非基准电压输出信号与VCCIO的驱动电压相同。由于I/O bank仅可有一个VCCIO值,因此其驱动用于非基准电压信号的值。
基准电压I/O标准
为了配合基准电压I/O标准:
- 每 Intel® Stratix® 10 FPGA I/O bank包含一个专用VREF管脚。
- 每个bank仅可有1个单VCCIO电压电平和一个单基准电压(VREF)电平。
基准电压输入缓冲器由VCCPT供电。因此,下列情况下,采用单端或差分标准的I/O bank能够支持不同基准电压标准:
- VREF为相同电平。
- 禁用片上并行匹配(RT OCT)。
如果使能RT OCT,则输入标准和bank的VCCIO电压必须匹配。
该特性允许将基准电压输入信号布局在1.8 V或更低的VCCIO I/O bank中。例如,可将HSTL-15输入管脚布局在1.8 V VCCIO I/O bank中。但RT OCT已使能的基准电压输入需要I/O bank的VCCIO与输入标准的电压相匹配。当VCCIO为1.8 V时,不支持将RT OCT用于HSTL-15 I/O标准。
基准电压双向和输出信号必须与I/O bank的VCCIO电压相同。例如,仅可将SSTL-18输出管脚放置在1.8 V VCCIO的I/O bank中。
混合基准电压和非基准电压I/O标准
通过单独应用每种规则,实现I/O bank对基准电压管脚和非基准电压管脚的支持。
实例:
- 支持SSTL-18输入和输出,以及通过1.8 V VCCIO和0.9 V VREF的1.8 V输入和输出的I/O bank。
- 支持1.5 V标准,1.8 V输入(且仅输入)和通过1.5 V VCCIO和0.75 V VREF的1.5 V HSTL I/O标准的I/O bank。