仅对英特尔可见 — GUID: sam1412835835642
Ixiasoft
4.1.1. GPIO IP核数据路径
图 21. 单端GPIO的高级视图
数据路径 | 寄存器模式 | |||
---|---|---|---|---|
旁路 | 简单寄存器 | DDR I/O | ||
全速率(Full-Rate) | 半速率(Half-Rate) | |||
输入 | 数据从延迟单元到内核过程中旁路所有双数据速率I/O(DDIO)。 | 全速率DDIO作为简单寄存器运行时旁路半速率DDIO。Fitter选择是否将寄存器封装在I/O中或在内核中实现寄存器,具体取决于区域和时间权衡。 | 全速率DDIO作为普通寄存器运行时旁路半速率DDIO。 | 全速率DDIO作为普通寄存器运行。半速率DDIO将全速率数据转换成半速率数据。 |
输出 | 数据从内核直接到延迟单元,旁路所有DDIO。 | 全速率DDIO作为简单寄存器运行,旁路半速率DDIO。Fitter选择是否将寄存器封装在I/O中或在内核中实现寄存器,具体取决于区域和时间权衡。 | 全速率DDIO作为普通DDIO运行,旁路半速率DDIO。 | 全速率DDIO作为普通DDIO运行。半速率DDIO将全速率数据转换成半速率数据。 |
双向 | 输出缓冲器驱动输出管脚和输入缓冲器。 | 全速率DDIO作为简单寄存器运行。输出缓冲器驱动输出管脚和输入缓冲器。 | 全速率DDIO作为普通DDIO运行。输出缓冲器驱动输出管脚和输入缓冲器。输入缓冲器驱动一组三个触发器。 | 全速率DDIO作为普通DDIO运行。半速率DDIO将全速率数据转换成半速率数据。输出缓冲器驱动输出管脚和输入缓冲器。输入缓冲器驱动一组三个触发器。 |
如果使用异步清零和预置信号,则全部DDIO共享这些相同信号。
半速率和全速率DDIO连接到各自的时钟。使用半速率和全速率DDIO时,全速率时钟必须以半速率频率的两倍运行。可使用不同相位关系满足时序要求。