仅对英特尔可见 — GUID: upa1557106847010
Ixiasoft
5.2.2.5. PLL特性指南
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 使能PLL特性,并查看参数编辑器中的设置。 |
基于您的系统要求,定义FPGA设计所需要的时钟频率,以及FPGA可用的输入频率。采用这些规范来确定您的PLL方案。使用 Intel® Quartus® Prime参数编辑器将您的设置输入IOPLL Intel FPGA IP核,并查看结果以验证特定功能和输入/输出频率是否能在特定PLL中实现。
使用I/O PLL可以减少电路板上所需的振荡器数量,以及通过综合来自单个参考时钟源的多个时钟频率减少FPGA中使用的时钟管脚。
Intel® Agilex™ 器件的PLL功能性强,可支持多种高级功能,例如时钟反馈模式、切换和动态相移。