仅对英特尔可见 — Ixiasoft
6.1.8.5.3. JTAG引脚
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 将未使用的JTAG管脚连接到一个稳定的电压电平。 |
由于JTAG配置优先于其他所有配置方法,因此如果不使用JTAG接口,那么在配置期间JTAG管脚就不应保持悬空或切换。如要使用JTAG接口,请遵照如下指导。
JTAG管脚连接
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 将JTAG管脚正确连接到下载电缆头。确保管脚顺序未颠倒。 | |
2 | 要在上电期间禁用JTAG状态机,可通过一个电阻拉低TCK管脚以确保TCK管脚上不会出现意外的上升沿。 | |
3 | 通过一个电阻器拉高TMS和TDI管脚。 |
在JTAG模式下运行的器件使用4个必要管脚—TDI、TDO、TMS和TCK。TCK管脚具有一个内部弱下拉电阻器,然而TDI和TMS管脚具有内部弱上拉电阻。
如果链中有多个器件,则将器件中的TDO管脚连接到链中下个器件的TDI管脚。
在配置、用户模式或上电过程中,JTAG管脚上的噪声会导致器件进入某种未定义状态或模式。
下载电缆工作电压
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 由于下载电缆与器件的JTAG管脚连接,所以需确保下载电缆与JTAG管脚电压相互兼容。 |
目标电路板通过10管脚头(10-pin header)向Intel下载电缆提供的操作电压决定下载电缆的操作电压电平。
Intel® Agilex™ 器件中的JTAG管脚通过VCCIO_SDM上电。由于JTAG链中器件的VCCIO电平各不相同,因此需确保符合器件JTAG输入管脚的VIL max、VIH min和最大VI规范。器件之间可能需要电平切换器(Level shifter)以符合器件输入管脚的各种电压规范。
JTAG信号缓冲
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 根据建议缓冲JTAG信号,尤其是连接器或电缆驱动3个以上器件时。 | |
2 | 如果在配置链中使用器件,应确保妥善连接链内所有器件。 |
根据JTAG信号完整性,特别是TCK信号,(因为它是JTAG时钟及最快切换JTAG的信号),可能需要为JTAG链添加缓冲器。Intel建议在连接器处缓冲信号,因为电缆和电路板连接器通常会使传输线路变差并将噪声引入信号。连接器上的初始缓冲之后,随着链的不断增长或信号跨电路板连接器时,都需要添加缓冲器。
如果一根电缆驱动3个或更多器件,则需要在电缆连接器处缓冲JTAG信号,以防止信号损耗。但也取决于电路板布局和电路板上的载荷、连接器、跳线或开关。电路板上,任何影响JTAG信号电感或电容的添加都会增加在链中添加缓冲器的可能性。
每个缓冲器都应以并行方式驱动不超过8个TCK和TMS信号载荷。如果在路径上添加跳线和开关,则减少载荷数量。