AN 886: Intel® Agilex™ SoC器件设计指南

下载 PDF
ID 683634
日期 1/22/2021
Public
文档目录
文档目录 x
1. 介绍 Intel® Agilex™ 器件设计指南 2. 系统规范 3. 器件选择 4. 安全考量 5. 设计条目 6. 电路板和软件考量 7. 设计实现、分析、优化和验证 8. 调试 9. Intel® Agilex™ SoC FPGA嵌入式软件设计指南
1. 介绍 Intel® Agilex™ 器件设计指南 x
1.1. 设计流程 1.2. Intel® Agilex™ 器件设计指南介绍修订历史
2. 系统规范 x
2.1. 设计规范 2.2. 安装 Intel® Quartus® Prime 软件 2.3. IP选择 2.4. 仿真 2.5. 准备设计条目 2.6. I/O摘要 2.7. 在器件中使用 Intel® Agilex™ HPS 2.8. 系统规范修订历史
2.3. IP选择 x
2.3.1. 评估可用HPS IP 2.3.2. 选择软IP和I/O接口
2.3.2. 选择软IP和I/O接口 x
2.3.2.1. IP核
2.5. 准备设计条目 x
2.5.1. 代码风格和设计建议 2.5.2. Platform Designer
3. 器件选择 x
3.1. 器件种类 3.2. PLL和时钟布线 3.3. 逻辑、存储器和乘法器密集度 3.4. I/O管脚数、LVDS SERDES通道和封装形式 3.5. 速度等级 3.6. 纵向器件移植 3.7. 器件选择修订历史
4. 安全考量 x
4.1. 安全考量修订历史
5. 设计条目 x
5.1. SoC器件的设计条目 5.2. 仅FPGA器件的设计条目 5.3. EMIF考量 5.4. Nios® II 5.5. 收发器规划 5.6. 重新配置 5.7. 设计条目修订历史
5.1. SoC器件的设计条目 x
5.1.1. 防火墙规划 5.1.2. 引导与配置考量 5.1.3. HPS时钟和复位设计考量 5.1.4. 复位配置 5.1.5. HPS管脚复用设计考量 5.1.6. HPS I/O设置：约束和驱动强度 5.1.7. HPS接口设计指南 5.1.8. FPGA和HPS之间的接口 5.1.9. 实现 Intel® Agilex™ HPS组件
5.1.2. 引导与配置考量 x
5.1.2.1. 选择HPS引导选项 5.1.2.2. 配置源 5.1.2.3. 远程系统更新(RSU)
5.1.3. HPS时钟和复位设计考量 x
5.1.3.1. HPS时钟规划 5.1.3.2. 早期管脚规划与I/O约束分析 5.1.3.3. HPS时钟，复位和PoR的管脚功能与连接 5.1.3.4. Remote System Update (RSU) 功能的Direct to Factory Pin支持 5.1.3.5. 内部时钟 5.1.3.6. HPS外设复位管理
5.1.4. 复位配置 x
5.1.4.1. HPS外设复位管理 5.1.4.2. 系统复位考量
5.1.7. HPS接口设计指南 x
5.1.7.1. 选择PHY接口的设计考量 5.1.7.2. USB接口设计指南 5.1.7.3. SD/MMC和eMMC Card接口设计指南 5.1.7.4. Flash接口设计指南 5.1.7.5. UART接口设计指南 5.1.7.6. I2C接口设计指南
5.1.7.1. 选择PHY接口的设计考量 x
5.1.7.1.1. HPS EMAC PHY接口 5.1.7.1.2. RMII和RGMII PHY接口 5.1.7.1.3. 通过FPGA I/O连接的PHY接口 5.1.7.1.4. 考虑器件驱动器可用性 5.1.7.1.5. MDIO 5.1.7.1.6. 信号完整性
5.1.7.4. Flash接口设计指南 x
5.1.7.4.1. NAND Flash接口设计指南
5.1.8. FPGA和HPS之间的接口 x
5.1.8.1. HPS存储器映射接口概述 5.1.8.2. 建议的系统拓扑 5.1.8.3. SoC-to-FPGA接口设计的建议起点 5.1.8.4. 有关如何配置和使用桥接的信息
5.1.8.1. HPS存储器映射接口概述 x
5.1.8.1.1. SoC-to-FPGA桥接 5.1.8.1.2. 轻量级SoC-to-FPGA桥接 5.1.8.1.3. FPGA-to-SoC桥接 5.1.8.1.4. 接口带宽
5.1.8.2. 建议的系统拓扑 x
5.1.8.2.1. 系统级高速缓存一致性 5.1.8.2.2. HPS访问到FPGA架构 5.1.8.2.3. MPU与FPGA共享数据 5.1.8.2.4. 从FPGA进行可高速缓存和不可高速缓存数据访问的实例 实例1：FPGA直接从HPS EMIF读取非高速缓存一致性数据 实例2：FPGA将Non-Cache Coherent数据直接写入HPS EMIF 实例3：FPGA从HPS读取高速缓存一致性数据 指南：执行针对FPGA-to-SoC桥接的全面访问。 指南：执行针对FPGA-to-SoC桥接的64字节对齐高速缓存访问。 指南：每个可高速缓存事务访问64个字节。 实例4：FPGA将高速缓存一致性数据写入HPS 指南：启用L2 ECC时，请确保对FPGA-to-SoC桥接的高速缓存访问对齐到8-byte边界。 指南：启用L2 ECC时，确保对FPGA-to-SoC桥接的高速缓存访问中存在已使能8个写选通的组。
5.2. 仅FPGA器件的设计条目 x
5.2.1. 时钟和复位设计考量 5.2.2. I/O和时钟规划
5.2.2. I/O和时钟规划 x
5.2.2.1. 实现FPGA管脚分配 5.2.2.2. FPGA器件的早期管脚规划与I/O分配分析 5.2.2.3. I/O特性与管脚连接 5.2.2.4. 时钟和PLL选择 5.2.2.5. PLL特性指南 5.2.2.6. 时钟控制特性 5.2.2.7. I/O同步开关噪声
5.2.2.3. I/O特性与管脚连接 x
5.2.2.3.1. I/O信令类型 5.2.2.3.2. 可选的I/O标准和灵活的I/O Bank检查表 5.2.2.3.3. 两用和特殊管脚连接 5.2.2.3.4. Intel® Agilex™ I/O特性
5.2.2.5. PLL特性指南 x
5.2.2.5.1. 时钟反馈模式 5.2.2.5.2. 时钟输出
5.3. EMIF考量 x
5.3.1. 存储器接口 5.3.2. HPS EMIF设计考量 5.3.3. FPGA EMIF设计考量
5.3.2. HPS EMIF设计考量 x
5.3.2.1. HPS连接SDRAM的注意事项 5.3.2.2. HPS EMIF I/O位置 5.3.2.3. HPS存储器调试
6. 电路板和软件考量 x
6.1. 系统和电路板早期规划 6.2. Intel® Agilex™ SoC FPGA的电路板设计指南 6.3. 电路板设计的管脚连接考量 6.4. 电路板考量修订历史
6.1. 系统和电路板早期规划 x
6.1.1. SmartVID 6.1.2. 早期功耗评估 6.1.3. 散热管理和设计 6.1.4. 使用温度感应的散热管理 6.1.5. 电压传感器 6.1.6. 器件上电 6.1.7. 电源管脚连接和电源 6.1.8. 器件配置规划
6.1.7. 电源管脚连接和电源 x
6.1.7.1. 去耦电容 6.1.7.2. PLL电路板设计指南 6.1.7.3. 收发器电路板设计指南
6.1.8. 器件配置规划 x
6.1.8.1. 器件上电循环和重新配置 6.1.8.2. 配置方案选择 6.1.8.3. 配置特性 6.1.8.4. Intel® Quartus® Prime配置设置 6.1.8.5. 配置管脚连接
6.1.8.2. 配置方案选择 x
6.1.8.2.1. 串行配置器件 6.1.8.2.2. 下载电缆
6.1.8.4. Intel® Quartus® Prime配置设置 x
6.1.8.4.1. 可选配置管脚 6.1.8.4.2. 两用配置管脚
6.1.8.5. 配置管脚连接 x
6.1.8.5.1. 配置管脚电压电平 6.1.8.5.2. 时钟走线信号完整性 6.1.8.5.3. JTAG引脚 6.1.8.5.4. MSEL配置模式管脚 6.1.8.5.5. 其他配置管脚
6.2. Intel® Agilex™ SoC FPGA的电路板设计指南 x
6.2.1. HPS的边界扫描 6.2.2. 嵌入式软件调试和跟踪
6.3. 电路板设计的管脚连接考量 x
6.3.1. 与电路板相关的 Intel® Quartus® Prime设置 6.3.2. 信号完整性考量 6.3.3. 板级仿真和高级I/O时序分析
6.3.1. 与电路板相关的 Intel® Quartus® Prime设置 x
6.3.1.1. 未使用的管脚
6.3.2. 信号完整性考量 x
6.3.2.1. 高速电路板设计 6.3.2.2. 电压参考管脚 6.3.2.3. 同步开关噪声 6.3.2.4. I/O终端匹配
7. 设计实现、分析、优化和验证 x
7.1. 选择综合工具 7.2. 器件资源利用报告 7.3. Intel® Quartus® Prime消息 7.4. 时序约束和分析 7.5. 面积与时序优化 7.6. 保留性能和减少编译时间 7.7. 使用 Intel® Hyperflex™ 进行设计 7.8. 仿真 7.9. 功耗分析（Power Analysis） 7.10. 功耗优化 7.11. 设计实现、分析、优化和验证修订历史
7.4. 时序约束和分析 x
7.4.1. 建议的时序优化和分析约束
7.10. 功耗优化 x
7.10.1. 器件和设计功耗优化技术 7.10.2. Intel® Quartus® Prime功耗优化技术
7.10.1. 器件和设计功耗优化技术 x
7.10.1.1. 器件速度等级 7.10.1.2. 时钟电源管理 7.10.1.3. 降低存储器功耗 7.10.1.4. I/O功耗指南
7.10.2. Intel® Quartus® Prime功耗优化技术 x
7.10.2.1. Power Optimization Advisor
8. 调试 x
8.1. 片上调试概述 8.2. 片上调试工具 8.3. 调试的修订历史
8.1. 片上调试概述 x
8.1.1. 调试工具规划指导
9. Intel® Agilex™ SoC FPGA嵌入式软件设计指南 x
9.1. 概述 9.2. Golden Hardware Reference Design (GHRD) 9.3. 定义软件要求 9.4. 定义软件体系结构 9.5. 选择软件工具 9.6. 选择Bootloader软件 9.7. 选择应用程序的操作系统 9.8. 组装Linux*的软件开发平台 9.9. 组装Partner OS或RTOS的软件开发平台 9.10. 驱动程序考量 9.11. 引导与配置考量 9.12. System Reset考量 9.13. Flash考量 9.14. 开发应用程序 9.15. 测试和验证 9.16. 嵌入式软件设计指南修订历史
9.5. 选择软件工具 x
9.5.1. 选择软件构建工具 9.5.2. 选择软件调试工具 9.5.3. 选择软件跟踪工具
9.7. 选择应用程序的操作系统 x
9.7.1. 使用Linux*或RTOS 9.7.2. 将Bootloader用作Bare-Metal Framework 9.7.3. 使用Symmetrical（对称）与Asymmetrical（非对称） 多处理 (SMP vs. AMP) 模式
9.8. 组装Linux*的软件开发平台 x
9.8.1. 组装Linux*的Golden System Reference Design (GSRD) 9.8.2. 源代码管理考量
9.11. 引导与配置考量 x
9.11.1. 配置源 9.11.2. Configuration Flash Memory(配置闪存存储器) 9.11.3. 配置时钟 9.11.4. 选择HPS引导选项 9.11.5. HPS引导源 9.11.6. 远程系统更新（RSU）
9.13. Flash考量 x
9.13.1. Flash编程方法 9.13.2. 使用单个flash进行FPGA配置和HPS大容量存储
1. 介绍 Intel® Agilex™ 器件设计指南
2. 系统规范
3. 器件选择
4. 安全考量
5. 设计条目
6. 电路板和软件考量
7. 设计实现、分析、优化和验证
8. 调试
9. Intel® Agilex™ SoC FPGA嵌入式软件设计指南

5.1.8.2.4. 从FPGA进行可高速缓存和不可高速缓存数据访问的实例

实例1：FPGA直接从HPS EMIF读取非高速缓存一致性数据

本实例中，FPGA需要访问HPS EMIF中存储的数据。为了使FPGA访问到的数据副本与MPU能够访问的数据副本相同，如果L1数据高速缓存和L2高速缓存中已具有一个数据副本，则需要将他们刷新。一旦HPS EMIF中包含数据的最新副本，FPGA的最佳数据访问路径是FPGA主控通过直接针对SDRAM的FPGA-to-SoC桥接来读取数据。

图 9. FPGA读取Non-Cache Coherent数据

可根据系统要求设置桥接宽度来优化FPGA-to-SoC桥接，以最大化读取吞吐量。Intel建议使用FPGA中可突发的主控读取SDRAM中的数据，并且能够发布4拍（beat）或更长的突发长度。

实例2：FPGA将Non-Cache Coherent数据直接写入HPS EMIF

本实列中HPS MPU需要访问源自FPGA内部的数据。数据写入后，为了MPU能访问到一致的数据，软件需要先刷新或者让高速缓存行无效才开始传输，从而确保在写入SDRAM后，其包含的是最新数据。如果高速缓存操作执行失败，会导致一个或多个cache line最终放弃覆盖由FPGA主控写入的数据。

图 10. FPGA写入Non-Cache Coherent数据
注： 如同“实例1：FPGA直接从HPS EMIF读取非高速缓存一致性数据”，可根据系统要求设置桥接宽度优化FPGA-to-SoC桥接，以最大化写入吞吐量。

实例3：FPGA从HPS读取高速缓存一致性数据

本实例中，FPGA需要访问源自HPS的数据。被HPS中的MPU最近访问的数据可能还保留在高速缓存中，因而其可能正是FPGA需要访问的最佳高速缓存数据。为避免因软件必须清除dirty cache lines而产生的开销，可通过FPGA-to-SoC桥接执行FPGA高速缓存一致性读取。这样被读取缓冲区的尺寸就需要相对小一些。否则，L2高速缓存可能会在大多数传输中阻碍从SDRAM读取数据。而对于较大的缓冲器传输，让FPGA通过FPGA-to-SoC桥接直接访问SDRAM来读取数据会更加适合，如“实例1：FPGA直接从HPS EMIF读取非高速缓存一致性数据”所示。

指南：执行针对FPGA-to-SoC桥接的全面访问。

FPGA主控必须从FPGA-to-SoC桥接读取并使用ACE-Lite协议的高速缓存扩展信令来处理可高速缓存的事务。有关使用ACE-Lite协议信令扩展进行高速缓存一致性访问的更多信息，请参阅 Intel® Agilex™ Hard Processor System Technical Reference Manual中的Cache Coherency Unit部分。

图 11. FPGA读取Cache Coherent数据

指南：执行针对FPGA-to-SoC桥接的64字节对齐高速缓存访问。

已优化HPS的CCU以用于cache line（64字节 ）同等大小的事务。因此，应尝试将数据对齐到64字节边界，并确保数据宽度适配后，进入512-bit FPGA-to-SoC桥接的突发长度实现最大化。例如，128-bit FPGA主控应将数据64字节对齐并执行突发长度为4的完整128-bit (16-byte)访问。

指南：每个可高速缓存事务访问64个字节。

请确保每个突发事务访问64个字节。每个事务必须从64-byte边界开始。

表 27.  64字节对齐的突发长度
FPGA主接口宽度（比特） 访问大小（字节） 突发长度
32 4 16
64 8 8
128 16 4
256 32 2
512 64 1

实例4：FPGA将高速缓存一致性数据写入HPS

本实例中，HPS MPU需要访问源自FPGA的数据。与MPU共享小型数据模块的最有效机制是让FPGA中的逻辑来执行对HPS的高速缓存写入。并且重要的是，要写入HPS的数据量应采用相对较小块的形式，因为大块数据写入会引起L2 cache抖动，进而导致大部分传输中的高速缓存均被写入SDRAM。对于大型缓冲区传输，则更适合由FPGA将数据直接写入针对SDRAM的FPGA-to-SoC桥接，（如实例2所示）。

指南：执行针对FPGA-to-SoC桥接的全面访问。

对于可高速缓存的事务，FPGA主控必须写入FPGA-to-SoC桥接，并利用ACE-Lite protocol协议的高速缓存扩展信令。有关使用ACE-Lite协议信令扩展进行高速缓存一致性访问的更多信息，请参阅 Intel® Agilex™ Hard Processor System Technical Reference Manual中的Cache Coherency Unit部分。

图 12. FPGA写入Cache Coherent数据有关缩写，请参阅HPS存储器映射接口概述中的图示。

指南：启用L2 ECC时，请确保对FPGA-to-SoC桥接的高速缓存访问对齐到8-byte边界。

如果在L2 cache中启用纠错码（ECC），则还必须确保每个8-byte的数据组都已完全写入。由于L2 cache在64-bit边界上执行ECC操作，所以在执行高速缓存访问时，必须始终将访问对齐到8-byte边界，并一次写入8个数据通路（lane）。若不遵守这些规则将会导致无法修复的双比特错误。

如论是否使能或禁用ECC，都能实现64字节cache事务最佳性能。有关64字节cache事务的更多信息，请参阅“实例3：FPGA从HPS读取Cache Coherent数据"部分中的指南：每个高速缓存事务访问64个字节。

指南：启用L2 ECC时，确保对FPGA-to-SoC桥接的高速缓存访问中存在已使能8个写选通的组。

  • 从32-bit FPGA主控处的FPGA-to-SoC访问，突发长度必须为2，4，8或16，同时启用所有写字节选通。
  • 从64-bit FPGA主控处的FPGA-to-SoC访问，必须启用所有写字节选通。
  • 从128-bit FPGA 主控处的FPGA-to-SoC访问，就必须使能高8或低8（或两者）写字节选通。
相关信息
二级标题