仅对英特尔可见 — GUID: hly1557328296718
Ixiasoft
5.3.2.2. HPS EMIF I/O位置
Intel® Agilex™ EMIF for HPS IP的约束文件中包含针对所有外部存储器接口信号的默认管脚位置分配,该约束文件在IP生成时创建,并在设计编译期间由 Intel® Quartus® Prime Pro Edition软件读取。
指南: Intel® 建议使用这些自动的默认管脚位置分配作为起点。
可能需要修改管脚说明(pinout),以符合本小节中所述的限制。
指南:先验证“output_files”子文件夹下 Intel® Quartus® Prime工程管脚pinout文件中HPS存储器控制器I/O位置,再最终确定电路板布局。
默认情况下, Intel® Quartus® Prime生成的输出报告,日志文件和编程文件位于工程文件的output_files子文件夹中。请在编译设计pinout后查看.pin文本文件,包括HPS EMIF的管脚位置。
指南:确保与HPS存储器接口关联的I/O都放置在有效HPS EMIF I/O bank内。
确保HPS存储器接口正常运行的所有必要I/O都放置在您HPS存储器范围的有效bank内至关重要。
有关 Intel® Agilex™ EMIF IP with HPS的管脚分配和I/O Bank Usage限制的说明,请参阅 Intel® Agilex™ FPGA EMIF IP Overview.
EMIF宽度 | Tile 3C | Tile 3Dtop | ||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
顶层 | 底层 | 顶层 | 底层 | |||||||||||||
3 | 2 | 1 | 0 | 3 | 2 | 1 | 0 | 3 | 2 | 1 | 0 | 3 | 2 | 1 | 0 | |
16-bit | GPIO | GPIO | NC | 16-bit Data | NC | Addr/Command/RZQ/RefClk | ||||||||||
16-bit + ECC | GPIO | GPIO | NC | 16-bit Data | ECC | Addr/Command/RZQ/RefClk | ||||||||||
32-bit | GPIO | GPIO | 32-bit Data | NC | Addr/Command/RZQ/RefClk | |||||||||||
32-bit + ECC | GPIO | GPIO | 32-bit Data | ECC | Addr/Command/RZQ/RefClk | |||||||||||
64-bit | GPIO (有限制) | 64-bit Data | NC | Addr/Command/RZQ/RefClk | ||||||||||||
64-bit + ECC | GPIO (有限制) | 64-bit Data | ECC | Addr/Command/RZQ/RefClk | ||||||||||||
注: NC = No Connect
|
管脚分配
- 单个数据通路内(执行单个x8 DQS组):
- 必须使用指标为0, 1, 2, 3, 8, 9, 10, 11的管脚作为DQ管脚。可以对调DQ位之间的位置(即,可对调DQ[0]和DQ[3]的位置),只需最终pin-out仅使用上述指标处的管脚。
- DM/DBI管脚必须使用位于index 6处的管脚。不存在无灵活机动性。
- DQS_P必须使用位于index 4的管脚,而DQS_N必须使用位于index 5的管脚。无灵活机动性。
- 管脚index 7必须为“no connect”。
- 数据通道(data lane)分配必须如上图所示。支持整个字节通道(lane)上的位置对调(即,可对调byte 0和byte 1的位置),只要最后pin-out仅使用HPS EMIF配置允许的lane,如上图所示。
- I/O Tile 3D,Bottom Bank Lanes 0,1和2必须仅用于Address/Command/RZQ/REFCLK,否则“no connect”(无连接)。
- 如果不使用ECC,则I/O Tile 3D、Bottom Bank Lane 3必须“no connect”。如果使用ECC,则ECC DQS组必须位于I/O Tile 3D、Bottom Bank Lane 3中。
- 切勿更改默认布局中地址和命令管脚的布局。
- 仅可将ALERT#管脚放在I/O Tile 3D、Bottom Bank Lane 2、管脚index 8处,否则“no connect”。
- HPS REFCLK_P必须使用I/O Tile 3D,Bottom Bank Lane 2,pin index 0。HPS REFCLK_N必须使用I/O Tile 3D,Bottom Bank Lane 2,pin index 1。
- RZQ必须使用I/O Tile 3D,Bottom Bank Lane 2,pin index 2。
DQ/DQS组布局
配置 | DQS组布局 |
---|---|
16 bit | 必须防止于Bank 3D的I/O lanes Top[1:0]中 |
16 bit + ECC | 必须放置于Bank 3D的I/O lanes Top[1:0]和Bank 3D的Bottom[3]中 |
32 bit | 必须放置于Bank 3D的I/O lanes Top[3:0]中 |
32 bit + ECC | 必须放置于Bank 3D的I/O lanes Top[3:0]和Bank 3D的Bottom[3]中 |
64 bit | 必须放置于Bank 3D的I/O lanes Top[3:0]和Bank 3C的Bottom[3:0]中 |
64 bit + ECC | 必须放置于Bank 3D的I/O lanes Top[3:0]和Bank 3C的Bottom[3:0]以及Bank 3D的Bottom[3]中 |
注: 所有情况下,都可对调上述I/O bank中的DQ/DQS组。