仅对英特尔可见 — GUID： ohb1557106840025
Ixiasoft
5.2.2.1. 实现FPGA管脚分配
| 编号 | 是否完成? | 检查表项目 |
|---|---|---|
| 1 | 使用 Intel® Quartus® Prime Pin Planner实现管脚分配 | |
| 2 | 将 Intel® Quartus® Prime Fitter消息和报告用于管脚分配的签核（sign-off）。 | |
| 3 | 验证 Intel® Quartus® Prime管脚分配是否匹配原理图和电路板布局工具中的管脚分配。 | |
| 4 | 使用Interface Planner规划接口和器件外设。设计综合后，使用Interface Planner快速定义一个合法的器件平面规划。使用Interface Planner进行规划，包括Interface Planner初始化，工程分配协调，外设元件和时钟的布局，以及导出用于您 Intel® Quartus® Prime工程的规划约束（plan constraint）。 |
通过 Intel® Quartus® Prime Pin Planner GUI，可识别I/O bank，VREF组和差分管脚配对，以有助于完成I/O规划过程。在Pin Planner电子表格界面单击右键，然后点击Pin Finder来搜索指定管脚。若选择了移植器件，则Pin Migration视图中会高亮显示（与当前所选器件相比）在迁移器件中功能发生变化的管脚。
如果设计流程中通常使用电子数据表，那么可选择将Microsoft Excel电子数据表导入 Intel® Quartus® Prime软件以开始I/O规划过程。分配所有管脚后，还可以导出一个包含您I/O分配的电子表格可兼容（.csv）文件。
在 Intel® Quartus® Prime软件中编译设计时，Fitter中的I/O Assignment Analysis会验证这些约束是否满足所有的器件要求，并在出现任何问题时生成相关消息。
随后， Intel® Quartus® Prime设计人员可将管脚位置信息传给PCB设计人员。 Intel® Quartus® Prime软件必须匹配您的原理图及电路板布局工具，以确保设计在其所处的电路板上正常工作，尤其是在必须修改管脚的情况下。Pin Planner与特定PCB设计EDA工具集成，并能从这些工具读取管脚位置变化以检查建议的更改。编译设计时， Intel® Quartus® Prime软件生成.pin文件。可使用该文件验证电路板原理图中的每个管脚是否都已正确连接。