仅对英特尔可见 — GUID: jbi1602625209922
Ixiasoft
1. 有关R-tile Avalon® 流 Intel® FPGA IP用于PCI Express
2. IP架构和功能描述
3. 高级功能特性
4. 接口
5. 参数
6. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南存档
7. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services(ATS)的实现
D. TLP Bypass模式下转发到用户应用的数据包
3.2.2.5.1. VirtIO Common Configuration Capability寄存器(地址: 0x012)
3.2.2.5.2. VirtIO Common Configuration Capability寄存器(地址: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器(地址: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure长度寄存器(地址:0x015)
3.2.2.5.5. VirtIO Notifications Capability寄存器(地址:0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器(地址:0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset寄存器(地址:0x018)
3.2.2.5.8. VirtIO Notifications Structure长度寄存器(地址:0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器(地址:0x01A)
3.2.2.5.10. VirtIO ISR Status Capability寄存器(地址:0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器(地址:0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器(地址:0x031)
3.2.2.5.13. VirtIO ISR Status Structure长度寄存器(地址:0x032)
3.2.2.5.14. VirtIO Device Specific Capability寄存器(地址:0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器(地址:0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器(地址:0x035)
3.2.2.5.17. VirtIO Device Specific Structure长度寄存器(地址:0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器(Address: 0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器(地址:0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器(地址:0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器(地址:0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器(地址:0x03B)
4.4.1. Avalon® 流接口
4.4.2. 精确时间测量(PTM)接口(仅端点)
4.4.3. 中断接口
4.4.4. Hard IP重配置接口
4.4.5. Error接口
4.4.6. Completion Timeout接口
4.4.7. Configuration Intercept接口
4.4.8. 电源管理接口
4.4.9. Hard IP状态接口
4.4.10. Page Request Services (PRS)接口(仅Endpoint)
4.4.11. Function-Level Reset (FLR,功能层复位)接口(仅Endpoint)
4.4.12. SR-IOV VF Error Flag接口(仅Endpoint)
4.4.13. 通用VSEC接口
5.2.3.1. 器件Capabilities
5.2.3.2. VirtIO参数
5.2.3.3. 链路Capabilities
5.2.3.4. Legacy中断管脚寄存器
5.2.3.5. MSI Capabilities
5.2.3.6. MSI-X Capabilities
5.2.3.7. 插槽Capabilities
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. 器件序列号Capability
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. 电源管理
5.2.3.14. Vendor Specific Extended Capability (VSEC,供应商指定扩展性能)寄存器
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) Capabilities
5.2.3.17. Precision Time Management (PTM)
仅对英特尔可见 — GUID: jbi1602625209922
Ixiasoft
4.5.1.1. 发送信号
信号名称 | 方向 | 描述/注释 | 时钟域 |
---|---|---|---|
lnX_pipe_direct_rxstandby_i | Input | 同步rxstandby信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_txelecidle_i[3:0] | Input | 每两个Symbols一个位,最多8个符号(symbol)。 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_powerdown_i[1:0] | Input | PHY电源状态控制信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_rate_i[2:0] | Input | Gen1-5速率变化控制信号: 000: Gen1 001: Gen2 010: Gen3 011: Gen4 100: Gen5 |
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_txdetectrx_i | Input | 接收端检测控制信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_txdatavalid1_i | Input | 该信号认证txdata[63:32]。 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_txdatavalid0_i | Input | 该信号认证txdata[31:0]。 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_txdata_i[63:0] | Input | 发送数据总线 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_pld_pcs_rst_n_i | Input | PHY通道复位信号。是一个异步信号。每lane lnX_pipe_direct_tx_transfer_en_o信号被置位后,软IP控制器必须将每lane lnX_pipe_direct_pld_pcs_rst_n_i信号从复位释放出来。 | Async(异步) |
lnX_pipe_direct_rxtermination_i | Input | 控制接收端端接的存在。这是一个PIPE信号,主要用于USB用途。Intel建议将该信号驱动到高电平(默认)。
|
pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_pclkchangeack_i | Input | PCLK速率发生变化或者(如果需要)宽度改变完成并保持稳定时,由MAC置位该信号 | pipe_direct_pld_tx_clk_out_o |
lnX_pipe_direct_tx_transfer_en_o | Output | 该信号指示PIPE模式下EMIB何时准备就绪。每lane lnX_pipe_direct_tx_transfer_en_o信号被置位后,软IP控制器必须将每lane lnX_pipe_direct_pld_pcs_rst_n_i信号从复位释放。 | pipe_direct_pld_tx_clk_out_o |