仅对英特尔可见 — GUID： mcn1426656179219
Ixiasoft
SPI时序特征
| 符号 | 说明 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tclk | SPI_CLK时钟周期 | 16.67 | — | — | ns |
| Tdutycycle | SPI_CLK占空比 | 45 | 50 | 55 | % |
| Tdssfrst 86 | SPI_SS置位到第一个SPI_CLK边沿 | 1.5 × TSPI_CLK – 2 | — | — | ns |
| Tdsslst 86 | 最后一个SPI_CLK边沿到SPI_SS置低 | TSPI_CLK – 2 | — | — | ns |
| Tdio | 主进从出(MOSI)输出延迟 | –1 | — | 1 | ns |
| Tsu 87 | 相对于SPI_CLK采集沿的输入建立 | 16 – (rx_sample_dly × Tspi_ref_clk) 88 89 | — | — | ns |
| Th 87 | 相对于SPI_CLK采集沿的输入保持 | 0 | — | — | ns |
| Tdssb2b | 两个背靠背传输（帧）之间的从选择置低的最小延迟 | 1 | — | — | SPI_CLK |
图 8. SPI Master输出时序图
图 9. SPI Master输入时序图
| 符号 | 说明 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tclk | SPI_CLK时钟周期 | 20 | — | — | ns |
| Tdutycycle | SPI_CLK占空比 | 45 | 50 | 55 | % |
| Ts | SPI从输入建立时间 | 5 | — | — | ns |
| Th | SPI从输入保持时间 | 8 | — | — | ns |
| Tsuss | 置位SPI_SS到第一个SCLK_IN边沿 | 5 | — | — | ns |
| Thss | 最后一个SCLK_IN边沿到置位SPI_SS | 5 | — | — | ns |
| Td | 主进从出（MISO）输出延迟 | 2 × Tspi_ref_clk + 5.3 90 | — | 3 × Tspi_ref_clk + 11.8 90 | ns |
图 10. SPI Slave输出时序图
图 11. SPI Slave输入时序图
86 SPI_SS行为取决于Motorola SPI，TI SSP或者Microwire操作模式。
87 采集沿取决于操作模式。对于Motorola SPI，采集沿根据scpol寄存器比特可以是上升沿或者下降沿；对于 TI SSP，采集沿是下降沿；对于Microwire，采集沿是上升沿。
88 rx_sample_dly的值为0是无效的设置。
89 Tspi_ref_clk是SPI Slave的内部参考时钟，l4_main_clk。
90 Tspi_ref_clk是SPI Slave的内部参考时钟，l4_main_clk。