仅对英特尔可见 — GUID: mcn1413182240347
Ixiasoft
当DCLK-to-DATA[] = 1时的FPP配置时序
注: 当您使能解压缩或设计安全功能时,DCLK-to-DATA[]比率对于FPP ×8,FPP ×16和FPP ×32是不同的。关于相应的DCLK-to-DATA[]比率,请参考 Arria® 10器件的DCLK-to-DATA[]比率表。
符号 | 参数 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|
tCF2CD | nCONFIG low to CONF_DONE low | — | 600 | ns |
tCF2ST0 | nCONFIG low to nSTATUS low | — | 600 | ns |
tCFG | nCONFIG low pulse width | 2 | — | μs |
tSTATUS | nSTATUS low pulse width | 268 | 3,000 112 | μs |
tCF2ST1 | nCONFIG high to nSTATUS high | — | 3,000 113 | μs |
tCF2CK 114 | nCONFIG high to first rising edge on DCLK | 3,010 | — | μs |
tST2CK 114 | nSTATUS high to first rising edge of DCLK | 10 | — | μs |
tDSU | DATA[] setup time before rising edge on DCLK | 5.5 | — | ns |
tDH | DATA[] hold time after rising edge on DCLK | 0 | — | ns |
tCH | DCLK high time | 0.45 × 1/fMAX | — | s |
tCL | DCLK low time | 0.45 × 1/fMAX | — | s |
tCLK | DCLK period | 1/fMAX | — | s |
fMAX | DCLK frequency (FPP ×8/×16/×32) | — | 100 | MHz |
tCD2UM | CONF_DONE high to user mode 115 | 175 | 830 | μs |
tCD2CU | CONF_DONE high to CLKUSR enabled | 4 × maximum DCLK period | — | — |
tCD2UMC | CONF_DONE high to user mode with CLKUSR option on | tCD2CU + (600 × CLKUSR period) | — | — |
相关信息
112 如果不通过扩展nCONFIG或者nSTATUS低脉冲宽度来延迟配置,那么可使用该值。
113 如果不通过从外部保持nSTATUS低电平来延迟配置,那么可使用该值。
114 如果 nSTATUS被监控,那么遵循tST2CK规范。如果 nSTATUS没被监控,那么遵循tCF2CK规范。
115 最小和最大数量仅在您选择内部振荡器作为初始化器件的时钟源时适用。