仅对英特尔可见 — GUID： mcn1413182185561
Ixiasoft
内部弱上拉和弱上拉电阻
除了配置，测试和JTAG管脚的所有其他I/O管脚都有一个使能弱上拉功能的选项。 弱下拉功能仅用于 Arria® 10器件的内部弱下拉电阻值表中所描述的管脚。
| 符号 | 说明 | 条件(V) 22 | 值 23 | 单位 |
|---|---|---|---|---|
| RPU | 配置前和配置期间的I/O管脚上拉电阻的值，如果使能了可编程上拉电阻选项，那么也是用户模式下的I/O管脚上拉电阻的值 | VCCIO = 3.0 ±5% | 25 | kΩ |
| VCCIO = 2.5 ±5% | 25 | kΩ | ||
| VCCIO = 1.8 ±5% | 25 | kΩ | ||
| VCCIO = 1.5 ±5% | 25 | kΩ | ||
| VCCIO = 1.35 ±5% | 25 | kΩ | ||
| VCCIO = 1.25 ±5% | 25 | kΩ | ||
| VCCIO = 1.2 ±5% | 25 | kΩ |
| 管脚名 | 说明 | 条件(V) | 值 23 | 单位 |
|---|---|---|---|---|
| nIO_PULLUP | 决定用户I/O管脚和复用I/O管脚上的内部上拉的专用输入管脚。 | VCC = 0.9 ±3.33% | 25 | kΩ |
| TCK | 专用JTAG测试时钟输入管脚。 | VCCPGM = 1.8 ±5 % | 25 | kΩ |
| VCCPGM = 1.5 ±5% | 25 | kΩ | ||
| VCCPGM = 1.2 ±5% | 25 | kΩ | ||
| MSEL[0:2] | 配置输入管脚，用于设置FPGA器件的配置方案。 | VCCPGM = 1.8 ±5% | 25 | kΩ |
| VCCPGM = 1.5 ±5% | 25 | kΩ | ||
| VCCPGM = 1.2 ±5% | 25 | kΩ |
相关信息
22 如果外部源驱动高于VCCIO的管脚，那么管脚上拉电阻值可能会更低。
23 有效的 ±25%容差，以符合PVT变化。