仅对英特尔可见 — GUID: mwh1410471329493
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. State Machine Viewer Overview
2.5. Technology Map Viewer概述
2.6. Netlist Viewer用户接口
2.7. 原理图视图
2.8. State Machine Viewer
2.9. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.10. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.11. 查看时序路径
2.12. 优化设计网表修订历史
3.5.5.1. 优化源代码
3.5.5.2. 改善Register-to-Register时序
3.5.5.3. 物理综合优化
3.5.5.4. 关闭Extra-Effort Power优化设置
3.5.5.5. 优化关于速度而非面积的综合
3.5.5.6. 综合期间展开层级结构
3.5.5.7. Synthesis Effort设置为High
3.5.5.8. Change State Machine Encoding
3.5.5.9. 复制扇出控制逻辑
3.5.5.10. 防止Shift Register推断
3.5.5.11. 使用Synthesis Tool中的其他可用综合选项
3.5.5.12. Fitter Seed
3.5.5.13. 将Router Timing Optimization设置为Maximum
5.1.1. 启动Chip Planner
5.1.2. Chip Planner GUI组件
5.1.3. 查看特定体系结构设计信息
5.1.4. 查看器件中可用的时钟网络
5.1.5. 查看I/O Bank
5.1.6. 查看高速串行接口(HSSI)
5.1.7. 查看已布局节点的源和目标
5.1.8. 查看已布局资源的扇入和扇出连接
5.1.9. 生成即时扇入和扇出连接
5.1.10. 在Chip Planner中管理路径
5.1.11. 在Chip Planner中查看约束
5.1.12. 在Chip Planner中查看高速和低功耗Tile
5.1.13. Viewing Design Partition Placement
5.2.1. Logic Lock (Standard)区域的属性
5.2.2. 创建 Logic Lock (Standard)区域
5.2.3. 定制Logic Lock区域的形状
5.2.4. Placing Logic Lock (Standard) Regions
5.2.5. 将器件资源放入 Logic Lock (Standard)区域
5.2.6. Hierarchical (Parent and Child) Logic Lock (Standard) Regions
5.2.7. 其他 Intel® Quartus® Prime Logic Lock (Standard)设计功能
5.2.8. Logic Lock (Standard)区域窗口
5.4.1. Initializing and Uninitializing a Logic Lock (Standard) Region
5.4.2. Creating or Modifying Logic Lock (Standard) Regions
5.4.3. Obtaining Logic Lock (Standard) Region Properties
5.4.4. Assigning Logic Lock (Standard) Region Content
5.4.5. Save a Node-Level Netlist for the Entire Design into a Persistent Source File
5.4.6. Setting Logic Lock (Standard) Assignment Priority
5.4.7. 通过Tcl命令约束虚拟管脚
仅对英特尔可见 — GUID: mwh1410471329493
Ixiasoft
6. 网表优化和物理综合
Intel® Quartus® Prime软件提供的网表和物理综合优化可提高设计性能。适配期间单击使能物理综合选项。 本章也提供关于应用网表和物理综合选项,以及通过“反向标注”(back-annotation)保留编译结果的指导。
选项 | 位置/说明 |
---|---|
Enable physical synthesis options. | Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)。物理综合优化应用于编译流程的不同阶段,如综合,适配期间或两者兼顾。 |
Enable netlist optimization options. | Assignments > Settings > Compiler Settings > Advanced Settings (Synthesis)。通过以特定原语说明设计的设计原子网表进行网表优化操作。原子网表文件可以是Electronic Design Interchange Format (.edf) 文件或由第三方综合工具生成的Verilog Quartus Mapping (.vqm)文件。 Intel® Quartus® Prime综合生成并在内部使用原子网表 |
注: 由于设计中的原语节点名称在使用物理综合优化时可能发生改变,因而需评估您的设计是否依赖固定的节点名称。如果您使用的验证流程要求固定节点名称,如Signal Tap Logic Analyzer,正是验证或基于 Logic Lock (Standard)的优化流程(对于legacy器件),则禁用物理综合选项。