仅对英特尔可见 — GUID: mwh1410384498700
Ixiasoft
1. 系统调试工具概述
2. 使用System Console分析和调试设计
3. 调试收发器链路
4. 使用Signal Probe的快速设计调试
5. 使用Signal Tap逻辑分析仪进行设计调试
6. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
7. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
8. 使用In-System Sources and Probes进行设计调试
A. Intel® Quartus® Prime Standard Edition用户指南
2.1. System Console简介
2.2. System Console调试流程
2.3. 与System Console交互的IP内核
2.4. 启动System Console
2.5. System Console GUI
2.6. System Console命令
2.7. 在命令行模式下运行System Console
2.8. System Console服务
2.9. 使用工具包
2.10. ADC Toolkit
2.11. System Console示例和教程
2.12. 板载 Intel® FPGA Download Cable II支持
2.13. 系统验证流程中的MATLAB*和Simulink*
2.14. 不推荐使用的命令
2.15. 使用System Console分析和调试设计修订历史
2.9.6.4.1. toolkit_register
2.9.6.4.2. toolkit_open
2.9.6.4.3. get_quartus_ini
2.9.6.4.4. toolkit_get_context
2.9.6.4.5. toolkit_get_types
2.9.6.4.6. toolkit_get_properties
2.9.6.4.7. toolkit_add
2.9.6.4.8. toolkit_get_property
2.9.6.4.9. toolkit_set_property
2.9.6.4.10. toolkit_remove
2.9.6.4.11. toolkit_get_widget_dimensions
2.9.6.5.1. 小部件类型和属性
2.9.6.5.2. barChart属性
2.9.6.5.3. 按钮属性
2.9.6.5.4. checkBox属性
2.9.6.5.5. comboBox属性
2.9.6.5.6. 表盘属性(dial Properties)
2.9.6.5.7. fileChooserButton属性
2.9.6.5.8. group属性
2.9.6.5.9. label属性
2.9.6.5.10. led属性
2.9.6.5.11. lineChart属性
2.9.6.5.12. list属性
2.9.6.5.13. pieChart属性
2.9.6.5.14. table属性
2.9.6.5.15. text属性
2.9.6.5.16. textField Properties
2.9.6.5.17. timeChart Properties
2.9.6.5.18. xyChart属性
4.2.1. 生成一个Signal Probe管脚
4.2.2. 删除一个Signal Probe管脚
4.2.3. 使能一个Signal Probe管脚
4.2.4. 禁用一个Signal Probe管脚
4.2.5. 执行一个Signal Probe编译
4.2.6. 保留Signal Probe管脚
4.2.7. 添加Signal Probe源
4.2.8. 分配I/O标准
4.2.9. 添加寄存器用于流水线(pipelining)
4.2.10. 完整编译后立即运行Signal Probe
4.2.11. 手动运行Signal Probe
4.2.12. 使能或禁用所有Signal Probe布线
4.2.13. 允许Signal Probe修改Fitting结果
5.1. Signal Tap逻辑分析仪
5.2. Signal Tap Logic Analyzer任务流程概述
5.3. 配置Signal Tap Logic Analyzer
5.4. 定义触发器
5.5. 编译设计
5.6. 对目标器件或者器件编程
5.7. 运行Signal Tap Logic Analyzer
5.8. 查看,分析和使用采集的数据
5.9. 其他功能
5.10. 设计实例:使用Signal Tap Logic Analyzers
5.11. 自定义触发流程应用示例
5.12. Signal Tap脚本支持
5.13. 使用Signal Tap Logic Analyzer进行设计调试修订历史
仅对英特尔可见 — GUID: mwh1410384498700
Ixiasoft
5.3.2. 将信号添加到Signal Tap文件中
将想要监控的信号添加到.stp节点列表中。您也可以选择信号来定义触发器。 您可以分配以下两种信号类型:
- Pre-synthesis—这些信号在设计制定之后,但在完成任何综合优化之前存在。这组信号必须反映您的Register Transfer Level (RTL)信号。
- Post-fitting—这些信号存在于物理综合优化和布局布线之后。
注: 如果没有使用增量式编译,那么只将pre-synthesis信号添加到.stp中。当您要在更改设计后添加新节点时,可以使用pre-syntheiss(预综合)。执行Analysis and Elaboration之后,源文件变更将显示在Node Finder中。
Intel® Quartus® Prime软件不限制用于Signal Tap窗口波形显示中监控的信号数量。但是,可用通道的数量与器件中逻辑元件(LE)或自适应逻辑模块(ALM)的数量成正比。因此,对可用于监控的通道数量有物理限制。蓝色文本显示的信号是post-fit节点名称。黑色文本显示的信号是pre-synthesis节点名称。
成功的Analysis and Elaboration之后,无效信号显示为红色。除非您确定这些信号是有效的,否则要从.stp文件中将其删除以进行正确操作。Signal Tap Status指示器还指示.stp文件中是否存在一个无效的节点名称。
如果存在对Signal Tap实例的连接进行布线的布线资源(行或列互连),那么您可以布线信号。例如,您不能布线(tap)存在于I/O单元(IOE)中的信号,因为没有从IOE中的信号到内核逻辑单元的直接布线资源。对于输入管脚,您可以对从IOE驱动逻辑阵列模块(LAB)的信号进行布线(tap)。对于输出管脚,您可以对驱动IOE的LAB的信号进行布线。