仅对英特尔可见 — GUID: mwh1410384594331
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: mwh1410384594331
Ixiasoft
2.3.8.4. Start/Stop模式
Start/Stop模式使用两组条件,一组条件用于开始数据采集,一组条件用于停止数据采集。 如果开始条件的值为TRUE,那么Signal Tap Logic Analyzer在每个时钟周期都存储缓存数据,直到停止条件的值为TRUE,然后暂停数据采集。Logic Analyzer会忽略数据采集开始后接收到的其他开始信号。如果开始和停止条件的值同时为TRUE,那么Logic Analyzer会采集一个周期。
注: 如果缓存由于停止条件而无法填满,那么可以通过按 Stop按钮来强制一个触发。
图 27. Start/Stop模式存储限定符设置
图 28. 比较连续数据码型的连续和开始/停止采集模式
- 连续模式:
- Start/Stop存储限定符: