仅对英特尔可见 — GUID: cxg1527041953349
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: cxg1527041953349
Ixiasoft
8.4.1.4. 例化和参数化调试IP内核
您可以在首次例化这些组件时激活这些设置,或者在初步编译后修改实例。
请参考Debug Parameters for Transceiver IP Cores来了解关于必须修改哪些IP core的信息。
对于每个收发器IP core:
- 在Project Navigator的IP Components选项卡中,右击IP实例,然后点击Edit in Parameter Editor。
- 打开调试设置。
请参考Debug Parameters for Transceiver IPs in the Parameter Editor中的图。
- 如果适用,请连接调试逻辑所需的参考信号。
ADME需要时钟和复位信号的连接。关于频率要求的详情,请参考相应Transceiver PHY用户指南中的Ports and Parameters。
- 点击Generate HDL。
对设计中的所有IP使能参数后,重新编译工程。