仅对英特尔可见 — GUID: cum1534961626753
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: cum1534961626753
Ixiasoft
2.10.1.2.1. 包含Signal Tap HDL实例的内核分区重用的开发人员(Developer)流程
准备在Developer工程中使用Signal Tap HDL实例进行调试的设计:
- Create a core partition.
In a synthesized project, define a design partition for the core logic.
- 将Signal Tap HDL实例添加到内核分区。
- 将内核分区中的相关节点添加到Signal Tap HDL实例中,然后保存在.stp文件中。
注: 在内核的实例中,请不要从根级分区布线信号。
- 编译设计。
如果设计的QSF包含EXPORT_PARTITION_SNAPSHOT_SYNTHESIZED或者EXPORT_PARTITION_SNAPSHOT_FINAL assignment,那么Compiler自动在output_files目录中生成.qdb。
- 如果编译不自动生成.qdb文件,那么点击Project > Export Design Partition。
默认情况下,.qdb文件包含与分区相关联的所有Signal Tap实例,除非将它们删除,重新编译内核和重新导出。
- 创建black box文件。
black box文件仅包含端口和模块或者实体定义,无任何逻辑。
- 将文件复制到Consumer工程中。
包含.qdb文件,black box文件和其他需要的数据。
除了在Consumer工程中设置内核分区用于验证,您也可以在Developer工程上使用Signal Tap logic analyzer调试内核分区或者根分区。