仅对英特尔可见 — GUID: hhu1526341689634
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: hhu1526341689634
Ixiasoft
2.8.2.1. 示例
连续数据采集和条件数据采集的图显示了连续模式下的非分段缓存和使用存储限定符的非分段缓存之间的差异。逻辑分析器波形的配置是基本触发条件,64位采样深度和Post trigger position 。
图 62. Signal Tap logic analyzer连续数据采集
在连续数据采集中,在Signal Tap logic analyzer触发激活之前Trig1会在数据存中发生几次。在logic analyzer计算出任何触发条件之前,缓存必须已满。触发条件发生后,logic analyzer继续采集另外八个样本(12%的缓存,是由"post-trigger"位置定义的)。
图 63. Signal Tap logic analyzer条件数据采集
在有条件采集中,逻辑分析器即可触发。由于是连续采集,逻辑分析器完成八个采本(或者64的12%,采集缓存的样本容量)的采集。