仅对英特尔可见 — GUID: mwh1410384825720
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: mwh1410384825720
Ixiasoft
2.11.5. 在具备配置比特流安全性的器件中使用Signal Tap Logic Analyzer
某些器件系列在配置过程中使用on-device AES解密引擎来支持比特流解密。您仍然可以使用Signal Tap Logic Analyzer分析FPGA内的功能数据。但是请注意,在将安全密钥编程到器件中后无法进行JTAG配置。
Intel FPGA建议您在设计的原型和调试阶段使用未加密的比特流。使用未加密的比特流,可以在调试周期内通过JTAG连接生成新的编程文件并重新配置器件。
如果必须使用包含加密比特流的Signal Tap Logic Analyzer,那么要首先使用Passive Serial (PS),Fast Passive Parallel (FPP)或者Active Serial (AS)配置模式通过一个加密配置文件对器件进行配置。设计必须至少包含一个Signal Tap Logic Analyzer的实例。使用一个Signal Tap Logic Analyzer实例对FPGA进行配置之后,在 Intel® Quartus® Prime软件中打开Signal Tap Logic Analyzer时,然后扫描链并准备通过JTAG连接获取数据。