仅对英特尔可见 — GUID: jbr1442869844705
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: jbr1442869844705
Ixiasoft
5.2.3. 验证生成的节点名称分配
Intel® Quartus® Prime综合会生成并在处理过程中自动命名内部设计节点。 综合期间, Intel® Quartus® Prime Pro Edition使用不同于其他Quartus软件产品的约定生成节点名称。在 Intel® Quartus® Prime Pro Edition中综合其他Quartus软件产品工程时,通过综合生成的节点名称可能会更改。如果任何脚本或约束依赖于综合生成的节点名称,则请更新脚本或约束以匹配 Intel® Quartus® Prime Pro Edition综合节点名称。
避免对综合生成的名称的依赖,因为生成的名称会频繁更改。此外,请验证重复寄存器名称和PLL锁输出,以确保与其他脚本和约束的兼容性。