仅对英特尔可见 — GUID: mwh1409958365016
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958365016
Ixiasoft
3.9.1. 第三方综合工具
可使用支持的标准第三方EDA综合工具来综合您的Verilog HDL或VHDL设计,然后在 Intel® Quartus® Prime软件中编译生成的输出网表文件。
不同的综合工具可能为设计带来不同的结果。如要为应用程序选择最佳工具,可综合针对您应用程序及编码风格的典型设计进行实验。在 Intel® Quartus® Prime软件中进行布局和布线,以获得准确的时序分析和逻辑利用率结果。
您选择的综合工具可能允许创建 Intel® Quartus® Prime工程并传递约束,如在综合工程中指定的EDA工具设置,器件选择和时序要求。在设置 Intel® Quartus® Prime工程的布局布线时,使用该功能可节省时间。
工具供应商经常会添加新功能,修复工具问题或增强Intel器件的性能,因此必须使用最新版本的第三方综合工具。