仅对英特尔可见 — GUID: jbr1442970569117
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: jbr1442970569117
Ixiasoft
5.4.6. 删除非标准编译指令
Intel® Quartus® Prime Pro Edition不支持vhdl(verilog)_input_version编译指令( pragma)或library编译指令(pragma)。 其他Quartus软件产品中的综合支持这些编译指令。请从用于 Intel® Quartus® Prime Pro Edition移植的RTL中删除所有在使用的编译指令。请使用如下指导实现 Intel® Quartus® Prime Pro Edition中的编译指令功能:
- vhdl(verilog)_input_version Pragma—允许更改输入文件中间部分的输入版本。例如,将VHDL 1993更改为VHDL 2008。向 Intel® Quartus® Prime Pro Edition移植时,请为.qsf中的每个文件指定输入版本。
- library Pragma—允许对编译文件中VHDL库的更改。向 Intel® Quartus® Prime Pro Edition移植时,请指定.qsf中的编译库。