仅对英特尔可见 — GUID: mwh1409958368032
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958368032
Ixiasoft
3.10. 规划片上调试工具
请尽早考虑设计过程中是否需要片上调试工具。如果在设计过程后期才添加调试工具则不仅会消耗更多时间且容易出错。
Intel® Quartus® Prime“在系统”调试工具根据设计特点提供不同的优势和权衡方案。规划您的设计时为了支持各调试工具请考虑如下调试要求:
- JTAG连接—需要使用JTAG工具执行“在系统”调试。按照可用于调试的JTAG端口规划您的系统和电路板。
- 其他逻辑资源(ALR)—需要实现JTAG集线器逻辑。如果在设计周期中尽早设置适当的工具,就能将这些器件资源包含到早期资源估算中,从而确保器件不会逻辑超载。
- 保留器件存储器—如果您的工具使用器件存储器采集系统操作期间的数据,就需要符合该要求。确保您有足够的存储器资源来利用该调试技术,请考虑保留器件存储器空间以供调试期间使用。
- 保留I/O管脚—如果使用的Logic Analyzer Interface (LAI)需要I/O管脚进行调试,则需要符合该要求。如果保留了用于调试的I/O管脚,则设计后期就不必更改设计或电路板。如需要,LAI可通过设计I/O管脚复用信号。请确保您的电路板支持调试模式,且在该模式下调试信号不影响系统运行。
- 以您的HDL代码实例化IP核—如果您的调试工具使用的是Intel FPGA IP核,则需要满足该要求。
- 例化Signal Tap Logic Analyzer IP核—如果您需要将Signal Tap Logic Analyzer手动连接到设计中的节点并确保综合期间不会更改已连接的节点名称。
表 9. 设计规划阶段使用调试工具时需考虑的因素 设计规划因素 Signal Tap Logic Analyzer
System Console In-System Memory Content Editor
Logic Analyzer Interface (LAI) Signal Probe In-System Sources and Probes
Virtual JTAG IP Core JTAG连接 Yes Yes Yes Yes — Yes Yes 其他逻辑资源 — Yes — — — — Yes 保留器件存储器 Yes Yes — — — — — 保留I/O管脚 — — — Yes Yes — — 以HDL代码例化IP核 — — — — — Yes Yes