仅对英特尔可见 — GUID: sam1396243804698
Ixiasoft
2. MAX 10外部存储器接口体系结构和功能
MAX® 10器件的外部存储器接口体系结构是软硬核IP的组合。
图 1. 外部存储器接口系统的高度概述该图显示了MAX 10器件中外部存储器接口系统的主要构建模块的高度概述。
- 全速率数据采集和写入寄存器使用I/O单元内部的DDIO寄存器。
- PHY逻辑在内核逻辑中作为软核逻辑实现。
- 该存储控制器是用户逻辑和其余外部存储器接口系统部分之间的中介。存储控制器IP是一种以半速率运行的软核存储控制器。您也可使用自身的软核存储控制器或者Intel第三方FPGA合作伙伴的软核存储控制器IP。
- 物理层(PHY)作为存储控制器和外部存储器DRAM器件之间的桥接。