MAX 10外部存储器接口用户指南

下载 PDF
ID 683087
日期 2/21/2017
Public
文档目录
文档目录 x
1. MAX 10外部存储器接口概述 2. MAX 10外部存储器接口体系结构和功能 3. MAX® 10外部存储器接口设计考量 4. MAX® 10外部存储器接口实现指南 5. MAX® 10 UniPHY IP内核参考 A. MAX 10外部存储器接口用户指南存档 7. MAX® 10外部存储器接口用户指南的附加信息
1. MAX 10外部存储器接口概述 x
1.1. MAX® 10外部存储器接口支持和性能
2. MAX 10外部存储器接口体系结构和功能 x
2.1. 外部存储器接口的 MAX® 10 I/O Bank 2.2. MAX 10 DQ/DQS组 2.3. MAX® 10外部存储器接口最大宽度 2.4. MAX 10存储控制器 2.5. MAX® 10外部存储器读数据通路 2.6. MAX® 10外部存储器写入数据通路 2.7. MAX® 10地址/命令路径 2.8. MAX® 10 PHY时钟(PHYCLK)网络 2.9. VT跟踪的相位检测器 2.10. 片上匹配 2.11. 锁相环 2.12. MAX® 10低功耗模式
2.5. MAX® 10外部存储器读数据通路 x
2.5.1. DDR输入寄存器
2.6. MAX® 10外部存储器写入数据通路 x
2.6.1. DDR输出寄存器
3. MAX® 10外部存储器接口设计考量 x
3.1. MAX® 10 DDR2和DDR3设计考量 3.2. LPDDR2设计考量 3.3. 指南： MAX® 10 DDR3、DDR2和LPDDR2外部存储器接口I/O限制 3.4. 指南：DDR2、DDR3和LPDDR2的 MAX® 10电路板设计要求 3.5. 指南：读取 MAX® 10管脚输出文件
3.1. MAX® 10 DDR2和DDR3设计考量 x
3.1.1. DDR2/DDR3外部存储器接口管脚 3.1.2. MAX® 10器件的DDR2/DDR3所建议的匹配方案
3.1.1. DDR2/DDR3外部存储器接口管脚 x
3.1.1.1. MAX® 10数据与数据时钟(数据选通)管脚 3.1.1.2. 数据屏蔽管脚 3.1.1.3. DDR2/DDR3纠错编码管脚 3.1.1.4. DDR2/DDR3地址和控制/命令管脚 3.1.1.5. 存储器时钟管脚
3.1.1.1. MAX® 10数据与数据时钟(数据选通)管脚 x
3.1.1.1.1. MAX® 10 I/O Bank DQ/DQS支持DDR2/DDR3
3.2. LPDDR2设计考量 x
3.2.1. LPDDR2外部存储器接口管脚 3.2.2. LPPDDR2电源变动限制 3.2.3. MAX® 10器件的LPDDR2所建议的匹配方案
3.2.1. LPDDR2外部存储器接口管脚 x
3.2.1.1. MAX® 10数据与数据时钟(数据选通)管脚 3.2.1.2. 数据屏蔽管脚 3.2.1.3. LPDDR2地址和控制/命令管脚 3.2.1.4. 存储器时钟管脚
3.2.1.1. MAX® 10数据与数据时钟(数据选通)管脚 x
3.2.1.1.1. MAX® 10 I/O Bank DQ/DQS支持LPDDR2
4. MAX® 10外部存储器接口实现指南 x
4.1. UniPHY IP内核 4.2. LPDDR2外部存储器接口实现 4.3. DDR2和DDR3外部存储器接口实现
4.2. LPDDR2外部存储器接口实现 x
4.2.1. 支持的LPDDR2拓扑结构
4.3. DDR2和DDR3外部存储器接口实现 x
4.3.1. MAX® 10支持的DDR2或DDR3拓扑结构
5. MAX® 10 UniPHY IP内核参考 x
5.1. MAX® 10的UniPHY参数设置
5.1. MAX® 10的UniPHY参数设置 x
5.1.1. UniPHY参数—PHY Settings 5.1.2. UniPHY参数—Memory Parameters 5.1.3. UniPHY参数—Memory Timing 5.1.4. UniPHY参数—Board Settings 5.1.5. UniPHY参数—Controller Settings 5.1.6. UniPHY参数—Diagnostics
7. MAX® 10外部存储器接口用户指南的附加信息 x
B.1. MAX® 10外部存储器接口用户指南的文件修订历史
1. MAX 10外部存储器接口概述
2. MAX 10外部存储器接口体系结构和功能
3. MAX® 10外部存储器接口设计考量
4. MAX® 10外部存储器接口实现指南
5. MAX® 10 UniPHY IP内核参考
A. MAX 10外部存储器接口用户指南存档
7. MAX® 10外部存储器接口用户指南的附加信息

5.1.3. UniPHY参数—Memory Timing

使用Memory Timing选项来应用存储器厂商的数据表中的存储器时序。
表 17.  Memory Timing关于每种参数，请参考存储器供应商数据表。
参数 适用于 说明 所根据的设置
tIS (base) DDR2, DDR3, LPDDR2

到CK时钟上升的地址和控制建立时间。

 存储器速度等级
tIH (base) DDR2, DDR3, LPDDR2

CK时钟上升后的地址和控制保持时间。

存储器速度等级
tDS (base) DDR2, DDR3, LPDDR2

到时钟(DQS)上升的数据建立时间。

存储器速度等级
tDH (base) DDR2, DDR3, LPDDR2

时钟(DQS)上升后的数据保持时间。

存储器速度等级
tDQSQ DDR2, DDR3, LPDDR2

DQS, DQS#到DQ skew,每次存取。

存储器速度等级
tQHS DDR2, LPDDR2

来自DQS, DQS#的DQ输出保持时间(绝对时间值)。

 存储器速度等级
tQH DDR3

来自DQS, DQS#的DQ输出保持时间(tCK的百分比)。

 存储器速度等级
tDQSCK DDR2, DDR3

来自CK/CK#的DQS输出访问时间。

 存储器速度等级
tDQSCK (max) LPDDR2
tDQSCK Delta Short LPDDR2

在160 ns滚动窗口内，连续的突发顺序中任何两个tDQSCK测量(在一个字节通道内)之间差异的绝对值。

 存储器速度等级
tDQSCK Delta Medium LPDDR2

在1.6 µs滚动窗口内，连续的突发顺序中任何两个tDQSCK测量(在一个字节通道内)之间差异的绝对值。

 存储器速度等级
tDQSCK Delta Long LPDDR2

在32ms滚动窗口内，连续的突发顺序中任何两个tDQSCK测量(在一个字节通道内)之间差异的绝对值。

 存储器速度等级
tDQSS DDR2, DDR3, LPDDR2

DQS的第一个锁存沿到相关时钟沿(tCK的百分比)。

 存储器速度等级
tDQSH DDR2, LPDDR2

DQS差分高脉冲宽度(tCK的百分比)。指定存储器接收到的DQS信号的最短high时间。

 存储器速度等级
tQSH DDR3
tDSH DDR2, DDR3, LPDDR2

来自CK的DQS下降沿保持时间(tCK的百分比)。

 存储器速度等级
tDSS DDR2, DDR3, LPDDR2

DQS下降沿到CK建立时间(tCK的百分比)。

 存储器速度等级
tINIT DDR2, DDR3, LPDDR2

上电时存储器初始化时间。

 存储器速度等级
tMRD DDR2, DDR3

加载模式寄存器命令周期。

存储器速度等级
tMRW LPDDR2
tRAS DDR2, DDR3, LPDDR2

active到precharge时间。

 存储器速度等级
tRCD DDR2, DDR3, LPDDR2

active到read或write时间。

 存储器速度等级
tRP DDR2, DDR3, LPDDR2

precharge命令周期。

 存储器速度等级
tREFI DDR2, DDR3

refresh命令间隔。

 存储器速度等级和温度范围
tREFIab LPDDR2

Refresh命令间隔(所有bank)。

 存储器速度等级
tRFC DDR2, DDR3

auto-refresh命令间隔。

 存储器件性能
tRFCab LPDDR2

Auto-refresh命令间隔(所有bank)。

 存储器件性能
tWR DDR2, DDR3, LPDDR2

写恢复时间。

 存储器速度等级
tWTR DDR2, DDR3, LPDDR2

Write到read周期。

根据存储器时钟频率计算值。

存储器速度等级和存储器时钟频率
tFAW DDR2, DDR3, LPDDR2

四个活动窗口时间。

 存储器速度等级和页面大小
tRRD DDR2, DDR3, LPDDR2

RAS到RAS延迟时间。

根据存储器时钟频率计算值。

存储器速度等级、页面大小和存储器时钟频率
tRTP DDR2, DDR3, LPDDR2

Read到precharge时间。

根据存储器时钟频率计算值。

存储器速度等级和存储器时钟频率
二级标题