5.1.2. UniPHY参数—Memory Parameters

MAX 10外部存储器接口用户指南

下载 PDF

ID 683087

日期 2/21/2017

版本 16.1

Public

仅对英特尔可见 — GUID： sam1397824416002

Ixiasoft

查看详细信息

5.1.2. UniPHY参数—Memory Parameters

有三组选项： Memory Parameters、Memory Topology和Memory Initialization Options。

表 13. Memory Parameters使用Memory Parameters选项来应用存储器厂商的数据表中的存储器参数。
参数	说明
Memory vendor	存储器的供应商。根据使用选择存储器供应商。对于未列出的存储器供应商，选择具有最近存储器参数的JEDEC，并根据所使用的存储器供应商的值来编辑参数值。然而，如果从存储器预置列表中选择一个配置，那么该预置设置的默认存储器供应商将被自动选择。
Memory format	存储器件的格式。这一参数自动设置成Discrete Device。
Memory device speed grade	存储器件能够运行的最大频率。
Total interface width	存储器件的DQ管脚总数。限制为8到24 bit。
DQ/DQS group size	每个DQS组的DQ bit数量。
Number of DQS groups	根据Total interface width和DQ/DQS group size参数自动计算出的DQS组数。
Number of chip selects	chip-selects的数量， IP core将此数量的chip-selects用于当前器件配置。根据存储器件的数量指定chip-selects的总数。
Number of clocks	存储器接口上时钟总线的位宽。
Row address width	存储器接口上行地址的位宽。
Column address width	存储器接口上列地址的位宽。
Bank-address width	存储器接口上bank地址总线的位宽。
Enable DM pins	指定存储器件的DM管脚是否由FPGA驱动。关闭此选项可以避免在使用x4模式存储器件时过度使用FPGA器件管脚。使用x4模式存储器件时，对DDR3 SDRAM关闭此选项。若使用Avalon字节使能，则必须开启此选项。
DQS# Enable	开启差分DQS信号以改善信号完整性和提高系统性能。此选项仅适用于DDR2 SDRAM。

表 14. Memory参数 - Memory Initialization选项 (DDR3 SDRAM)下表列出了DDR3 SDRAM的memory initialization选项。
参数		说明
Mode Register 0	Read burst type	指定给定突发访问顺序是顺序存取还是交叉存取。对存储控制器使用顺序访问。当在PHY Settings标签上使能Generate PHY only参数并且是用具有交叉访问的用户控制器时，可以使用交叉访问。
	DLL precharge power down	指定预充电掉电期间存储器件中的DLL是开启还是关闭。
	Memory CAS latency setting	确定READ命令与存储器件上输出数据的第一个可用bit之间的时钟周期数以及接口频率。请参考存储器供应商数据表中的speed bin表。根据目标器件速度等级和存储器时钟频率设置该参数。
Mode Register 1	Output drive strength setting	存储器件上输出驱动器阻抗设置。要实现最佳的信号完整性，需要根据电路板仿真结果选择最佳设置。
	Memory additive CAS latency setting	确定存储器件的前置CAS附加延迟。使能此功能以提高命令和总线效率，并提升系统带宽。要了解关于优化存储控制器的详细信息，请参考相关信息。
	ODT Rtt nominal value	确定存储器件上的片上匹配阻值。要实现最佳的信号完整性，需要根据电路板仿真结果选择最佳设置。
Mode Register 2	Auto selfrefresh method	禁止或使能auto selfrefresh。
	Selfrefresh temperature	指定自刷新温度为Normal或Extended。
	Memory write CAS latency setting	从内部写命令的发出到第一个输入数据的锁存，在存储器件上，也在接口频率上的时钟周期数。关于详细信息，请参考存储器供应商数据表中的speed bin表。
	Dynamic ODT (Rtt_WR) value	存储器件的动态ODT功能的模式。用于multi-rank配置。要了解关于DDR2和DDR3 SDRAM电路板布局的详细信息，请参考相关的信息。要实现最佳的信号完整性，需要根据电路板仿真结果选择最佳设置。

表 15. Memory参数 - Memory Initialization选项 (DDR2 SDRAM)下表列出了DDR2 SDRAM的memory initialization选项。
参数		说明
Mode Register 0	Burst length	指定突发长度。
	Read burst type	指定给定突发访问顺序是顺序存取还是交叉存取。对存储控制器使用顺序访问。当在PHY Settings标签上使能Generate PHY only参数并且是用具有交叉访问的用户控制器时，可以使用交叉访问。
	DLL precharge power down	确定预充电掉电期间存储器中DLL是处于Slow Exit模式还是Fast Exit模式。关于详细信息，请参考存储器供应商数据表。
	Memory CAS latency setting	确定READ命令与存储器件上输出数据的第一个可用bit之间的时钟周期数。关于详细信息，请参考存储器供应商数据表中的speed bin表。根据目标器件速度等级和存储器时钟频率设置该参数。
Mode Register 1	Output drive strength setting	确定存储器件上输出驱动器阻抗设置。要实现最佳的信号完整性，需要根据电路板仿真结果选择最佳设置。
	Memory additive CAS latency setting	确定存储器件的前置CAS附加延迟。使能此功能以提高命令和总线效率，并提升系统带宽。
	Memory on-die termination (ODT) setting	确定存储器件上的片上匹配阻值。要实现最佳的信号完整性，需要根据电路板仿真结果选择最佳设置。
Mode Register 2	SRT Enable	确定自刷新温度(SRT)。对于常温(0-85C)选择1x refresh rate，对于高温(>85C)选择2x refresh rate。

表 16. Memory参数 - Memory Initialization选项 (LPDDR2 SDRAM)下表列出了LPDDR2 SDRAM的memory initialization选项。
参数		说明
Mode Register 1	Burst Length	指定突发长度。
Mode Register 1	Read Burst Type	指定给定突发访问顺序是顺序存取还是交叉存取。对存储控制器使用顺序访问。当在PHY Settings标签上使能Generate PHY only参数并且是用具有交叉访问的用户控制器时，可以使用交叉访问。
Mode Register 2	Read latency setting	确定READ命令与存储器件上输出数据的第一个可用bit之间的时钟周期数。根据目标存储器接口频率设置该参数。请参考存储器数据表和目标存储器速度等级。
Mode Register 3	Output drive strength settings	确定存储器件上输出驱动器阻抗设置。要实现最佳的信号完整性，需要根据电路板仿真结果选择最佳设置。