仅对英特尔可见 — GUID: mvp1532933311681
Ixiasoft
5.6.1. 必要条件
要运行此远程系统更新实例,系统必须满足以下硬件和软件要求:
- 您应该运行 Intel® Quartus® Prime Pro Edition 19.1 版本或者后续版本。
- 您应该创建此实例,并将其下载到 Intel® Stratix® 10 SoC Development Kit中。
- 您的设计应该包括Mailbox Client Intel® FPGA IP,它连接到JTAG to Avalon® Master Bridge,如Platform Designer系统所示。JTAG to Avalon® Master Bridge用作出厂映像和应用程序映像的远程系统更新主机控制器。
- 此外,设计必须包含Reset Release Intel® FPGA IP。此组件保持设计在复位状态,直到整个FPGA架构进入用户模式。
- ninit_done_reset和reset_bridge_1组件创建一个两阶段复位同步器,当器件配置完成,器件处于用户模式时将Mailbox Client Intel® FPGA IP和JTAG to Avalon Master Bridge Intel® FPGA IP从复位状态释放。
- Reset Release IP的ninit_done输出信号通过连接到ninit_done_reset in_reset管脚对此复位进行门控。
- reset_in Reset Bridge Intel® FPGA IP提供一个用户模式复位。在此设计中,导出的resetpin连接到应用逻辑。
-
图 75. 远程系统更新所需要的通信和主机组件实例