仅对英特尔可见 — GUID: sss1440053786922
Ixiasoft
3.1. Avalon-ST配置
Avalon® -ST配置方案替换了之前器件系列中的FPP模式。对于 Intel® Stratix® 10器件, Avalon® -ST是最快的配置方案。此方案使用一个外部主机(如微处理器, MAX® II, MAX® V或者 Intel® MAX® 10器件)驱动配置。外部主机控制从外部存储器(如闪存)到FPGA的配置数据传输。控制配置进程的逻辑位于 外部主机中。PFL II IP可用于 MAX® II, MAX® V或者 Intel® MAX® 10器件,作为主机从闪存中读取配置数据并配置 Intel® Stratix® 10器件。 Avalon® -ST配置方案称为被动的,这是因为外部主机控制配置,而不是 Intel® Stratix® 10器件控制配置。
协议 | 数据位宽(bits) | 最大时钟速率 | 最大数据速率 | MSEL[2:0] |
---|---|---|---|---|
Avalon® -ST | 32 | 125 MHz | 4000 Mb | 000 |
16 | 125 MHz | 2000 Mb | 101 | |
8 | 125 MHz | 1000 Mb | 110 |
信号名称 | 管脚类型 | 方向 | 供电支持 |
---|---|---|---|
nSTATUS | SDM I/O | Output | VCCIO_SDM |
nCONFIG | SDM I/O | Input | VCCIO_SDM |
MSEL[2:0] | SDM I/O, Dual-Purpose | Input | VCCIO_SDM |
CONF_DONE 4 | SDM I/O | Output | VCCIO_SDM |
AVST_READY | SDM I/O | Output | VCCIO_SDM |
AVSTx8_DATA[7:0] | SDM I/O | Input | VCCIO_SDM |
AVSTx8_VALID | SDM I/O | Input | VCCIO_SDM |
AVSTx8_CLK | SDM I/O | Input | VCCIO_SDM |
AVST_DATA[31:0] | GPIO, Dual-Purpose | Input | VCCIO |
AVST_VALID | GPIO, Dual-Purpose | Input | VCCIO |
AVST_CLK | GPIO, Dual-Purpose | Input | VCCIO |
请参考 Intel® Stratix® 10数据表来了解配置时序评估。
注: 尽管INIT_DONE配置信号不是配置所要求的,Intel也建议使用此信号。 SDM将INIT_DONE信号驱动为高电平,以指示器件完全处于用户模式。调试配置时,此信号很重要。
注: 如果创建定制逻辑,而是使用PFL II IP驱动配置,那么请参考Avalon Interface Specifications中的Avalon Streaming Interfaces来了解协议详情。
本章节内容
Avalon -ST配置方案硬件组件和文件类型
使能Avalon-ST器件配置
AVST_READY信号
RBF配置文件格式
Avalon-ST单器件配置
Avalon -ST配置方案的调试指南
Avalon-ST x8的QSF约束
Avalon-ST x16的QSF约束
Avalon-ST x32的QSF约束
用于 Avalon -ST配置方案的IP:Intel FPGA Parallel Flash Loader II IP Core
4 如果使用Intel FPGA Parallel Flash Loader II IP作为配置主机,那么CONF_DONE是需要的。