仅对英特尔可见 — GUID: sss1440053905885
Ixiasoft
3.4. JTAG配置
JTAG-chain器件编程非常适合于开发过程。JTAG-chain器件配置使用JTAG管脚通过.sof文件直接对 Intel® Stratix® 10 FPGA进行配置。使用JTAG器件链的配置支持更快速的开发,这是因为它不要求对外部闪存进行编程。如果存储在quad SPI存储器中的映像损坏,那么也可以使用JTAG进行重新编程。如果quad SPI数据损坏或者无效,那么您也可以使用JTAG配置方案对quad SPI存储器重新编程。
Intel® Quartus® Prime软件生成一个包含FPGA设计信息的.sof文件。您可以使用.sof和JTAG programmer对 Intel® Stratix® 10器件进行配置。 Intel® FPGA Download Cable II和均支持1.8 V的VCCIO_SDM电源。或者,您可以使用Jam*STAPL Format File (.jam)或者Jam* Byte Code File (.jbc)进行JTAG配置。
Intel® Stratix® 10器件自动压缩配置比特流。在 Intel® Stratix® 10器件中无法禁用压缩功能。
模式 | 数据位宽(bit) | 最大时钟速率 | 最大数据速率 | MSEL[2:0] | |
---|---|---|---|---|---|
Passive | JTAG | 1 | 30 MHz | 30 Mb | 3'b111 |
注: JTAG端口具有最高优先级并覆盖MSEL管脚设置。因此,即便MSEL管脚指定了一个不同的配置方案,您也可以通过JTAG对 Intel® Stratix® 10器件进行配置,除非出于安全原因禁用了JTAG。
配置功能 | 管脚类型 | 方向 | 供电支持 |
---|---|---|---|
TCK | Fixed | Input | VCCIO_SDM |
TDI 7 | Fixed | Input | VCCIO_SDM |
TMS 7 | Fixed | Input | VCCIO_SDM |
TDO 7 | Fixed | Output | VCCIO_SDM |
nSTATUS | SDM I/O | Output | VCCIO_SDM |
nCONFIG | SDM I/O | Input | VCCIO_SDM |
MSEL[2:0] | SDM I/O, Dual-Purpose | Input | VCCIO_SDM |
注: 尽管CONF_DONE和INIT_DONE配置信号是不要求的,但Intel也建议使用这些信号。SDM在成功接收到完整比特流之后驱高CONF_DONE信号。SDM驱高INIT_DONE信号以指示器件完全处于用户模式。
注: Pin-Out文件尚不可用于 Intel® Agilex™ 器件。
7 JTAG管脚可以访问 Intel® Stratix® 10 SoC器件中的HPS JTAG链。