仅对英特尔可见 — GUID： bhc1411116815467
Ixiasoft
2.6. 通道绑定
JESD204B IP支持通道绑定—绑定模式( Intel® Agilex™ ， Intel® Stratix® 10， Intel® Arria® 10和 Intel® Cyclone® 10 GX的PMA绑定)和非绑定模式。
所选择的通道绑定模式可能导致发送器通道到通道偏斜。与非绑定通道配置相比，绑定的发送器数据通路时钟提供较低的通道到通道偏移。
关于 Intel® Stratix® 10 L-tile and H-tile， Intel® Arria® 10和 Intel® Cyclone® 10 GX器件，请参考相应的Transceiver PHY User Guides中的PMA Bonding章节，关于如何在绑定配置和非绑定配置中连接ATX PLL和fPLL。关于非绑定配置，请参考Implementing Multi-Channel xN Non-Bonded Configuration。关于绑定配置，请参考Implementing x6/xN Bonding Mode。
- 在PHY-only模式中，最多可生成32个通道，前提是这些通道要在同一侧。在MAC和PHY集成模式中，最多可生成8个通道。
注： 最大通道数为32是为了简化配置。关于受支持的实际通道数，请参考 Intel® FPGA Transceiver PHY User Guide。
- 在绑定通道配置中，对于所有通道，较低的收发器时钟偏斜将导致较低的通道到通道偏斜。
- 对于Stratix V，Arria V和Cyclone V器件，当选择绑定模式时必须使用连续的通道。JESD204B IP根据设置的收发器通道数在×6，×N或者反馈补偿(fb_compensation)绑定之间自动进行选择。
- 对于 Intel® Arria® 10， Intel® Cyclone® 10 GX和 Intel® Stratix® 10 L-tile and H-tile器件，不必将通道连续布局在绑定组中。关于时钟网络选择，请参考表 7。关于PMA Bonding的详细信息，请参考相应Transceiver PHY User Guides中的Channel Bonding部分。
- 对于 Intel® Agilex™ 和 Intel® Stratix® 10 E-tile器件，您必须使用连续通道来进行与NRZ PMA收发器通道的通道绑定。
- 在非绑定通道配置中，对于每个通道，在发送器相位补偿FIFO中，发送器时钟偏斜更高，并且延迟不相等。这可能会导致更高的通道到通道偏斜。
| 器件系列 | 内核种类 | 绑定模式配置 | 最大通道数(L) |
|---|---|---|---|
| Intel® Agilex™ Intel® Stratix® 10 Intel® Arria® 10 Intel® Cyclone® 10 GX Stratix V Arria V GZ Cyclone V |
PHY only | 绑定 | 32 2 |
| 非绑定 | 32 2 | ||
| MAC and PHY | 绑定 | 8 | |
| 非绑定 | 8 | ||
| Arria V | PHY only | 绑定 | 32 2 |
| 非绑定 | 32 2 | ||
| MAC and PHY | 绑定 | 6 | |
| 非绑定 | 8 |
| 器件系列 | L ≤ 6 | L > 6 |
|---|---|---|
| Intel® Stratix® 10 L-tile and H-tile Intel® Arria® 10 Intel® Cyclone® 10 GX |
×6 | ×N 3 |
| Stratix V | ×6 | 反馈补偿 |
| Arria V | ×N | ×N |
| Arria V GZ | ×6 | 反馈补偿 |
| Cyclone V | ×N | ×N |
相关信息
2 此处列出的最大通道数是为了简化配置。关于受支持的实际通道数量，请参考 Intel® FPGA Transceiver PHY User Guides。
3 对于数据速率 > 15 Gbps，绑定模式是不受支持的。请参考相应的数据表来了解受×N时钟网络支持的最大数据速率和通道跨度，以及收发器电源操作条件。