仅对英特尔可见 — GUID: kly1441591943605
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1441591943605
Ixiasoft
8.4. 参数
参数 | 值 | 默认值 | 说明 |
---|---|---|---|
General(通用) | |||
How wide should the A input buses be? | 1–256 | 18 | 指定dataa_imag和dataa_real输入总线的位数(number of bits)。 |
How wide should the B input buses be? | 1–256 | 18 | 指定atab_imag和datab_real输入总线的位数。 |
How wide should the ‘result’ output bus be? | 1-256 | 36 | 指定‘result’输出总线的位数。 |
Input Representation(输入表示) | |||
What is the representation format for A inputs? | Signed, Unsigned |
Signed | 指定A输入的表示格式。 Intel® Stratix® 10 器件中仅支持Only Signed表示格式。 |
What is the representation format for B inputs? | Signed Unsigned |
Signed | 指定B输入的表示格式。 Intel® Stratix® 10 器件中仅支持Signed表示格式。 |
Implementation Style(实现形式) | |||
Which implementation style should be used? | Automatically select a style for best trade-off for the current settings Canonical.(最小化乘法器的数量) Conventional.(最小化逻辑单元的使用) |
Automatically select a style for best trade-off for the current settings | Intel® Stratix® 10 器件仅支持Automatically select a style for best trade-off for the current settings形式。 Intel® Quartus® Prime软件会基于所选器件系列和输入宽度确定最佳实现。 |
Pipelining(流水线) | |||
Output latency | 0 - 11 | 4 | 指定输出延迟的时钟周期数。 |
Create a Clear input? | NONE ACLR SCLR |
NONE | 选择该项以创建用于复合乘法器的aclr或sclr信号。 |
Create a Clock Enable input? | On Off |
Off | 选择该项以创建用于复合乘法器时钟的ena信号。 |