仅对英特尔可见 — GUID: kly1439781508887
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1439781508887
Ixiasoft
3.1.1.1. 18 × 18或18 × 19独立乘法器
18 × 18或18 × 19独立乘法器模式使用下列公式:
resulta = ax * ay
resultb = bx * by
图 6. Intel® Stratix® 10器件每精度可调DSP模块两个18 × 18或18 × 19独立乘法器
此图示中,变量定义如下:
- n = 19和m = 37用于18 × 19有符号操作数(signed operand)
- n = 18和m = 36用于18 × 18 无符号操作数(unsigned operand)