仅对英特尔可见 — GUID: kly1440492246223
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: kly1440492246223
Ixiasoft
3.2.2.1. 乘加或乘减模式
此模式运行浮点乘法运算后会进行浮点加法或浮点减法。Chainin参数允许使能多链模式。
Chainin参数 | 乘加模式 | 乘减模式 |
---|---|---|
Disable | result =(ay*az)+ ax | result =(ay*az)- ax |
Enable | result =(ay*az)+ chainin | result =(ay*az)- chinin |
浮点乘加或乘减模式支持下列异常标记:
- mult_invalid
- mult_inexact
- mult_overflow
- mult_underflow
- adder_invalid
- adder_inexact
- adder_overflow
- adder_underflow
图 20. Intel® Stratix® 10器件的乘加或乘减模式