仅对英特尔可见 — GUID: xzv1506493093173
Ixiasoft
1. Intel® Stratix® 10精度可调DSP模块概述
2. 模块体系结构概述
3. 操作模式说明
4. 设计考量
5. Intel® Stratix® 10精度可调DSP模块实现指南
6. Native Fixed Point DSP Intel® Stratix® 10 FPGA IP核参考
7. Multiply Adder IP核参考
8. ALTMULT_COMPLEX Intel® FPGA IP核参考
9. LPM_MULT Intel® FPGA IP核参考
10. Native Floating Point DSP Intel® Stratix® 10FPGA IP参考
11. LPM_DIVIDE (Divider) Intel FPGA IP核
12. Intel® Stratix® 10 精度可调DSP块用户指南文档存档
13. Intel® Stratix® 10精度可调DSP块文档修订历史
仅对英特尔可见 — GUID: xzv1506493093173
Ixiasoft
6.4. 参数化Native Fixed Point DSP IP核
- Intel® Quartus® Prime Pro Edition中,创建以 Intel® Stratix® 10为目标器件的新工程。
- 在IP Catalog中,点击Library > DSP > Primitive DSP > Native Fixed Point DSP 。
Native Fixed Point DSPIP Core IP参数编辑器打开。
- 在New IP Variation对话框中,输入Entity Name并点击OK。
- Parameters下,根据您IP核的variant 来选择操作模式,乘法器配置,清零信号,端口宽度和内部系数配置
- 在DSP Block View中,切换每个有效寄存器的时钟。
- 在GUI中点击输入和输出端口以选择所需的输入和输出。
- 点击GUI中的Preadder标志以选择加法或减法。
- 点击Top delay register Bottom delay register以及GUI中的符号来使能延迟寄存器。
- 点击GUI中的多路复用器符号以使能预加器模块和内部系数模块。
- 点击clken端口符号以创建每个有效寄存器的时钟使能信号。
- 点击clr端口符号创建每个有效寄存器的清零信号。
- 点击Generate HDL。
- 点击Finish。