仅对英特尔可见 — GUID： eis1415242855190
Ixiasoft
1.5.2. DDR I/O时序
该图显示了输入路径的功能时序波形。信号名是ALTDDIO_IN IP内核使用的端口名。datain信号是管脚到DDR电路的输入。寄存器BI的输出是neg_reg_out。锁存器CI的输出是dataout_1，而寄存器AI的输出是dataout_h。dataout_h和dataout_l驱动逻辑阵列并显示DDR实现与正边沿触发数据之间的数据转换。
图 6. DDR I/O输入时序波形
该图显示了输出使能寄存的输出路径的功能时序波形实例。在这个实例中，delay switch-on by a half clock cycle没有打开，因此没有使用第二个输出使能寄存器(BOE)。输出使能信号OE高电平有效，并可以从管脚或内部逻辑中驱动。数据信号datain_l和datain_h从逻辑阵列驱动到寄存器AO和BO。dataout信号是DDR电路到管脚的输出。
图 7. DDR I/O输出时序波形
该图中的波形反映了软件仿真的结果。OE信号在芯片中为有效低电平；不过，Quartus II软件将它作为有效高电平来实现，并且在OE寄存器AOE的D输入之前自动添加一个反向器。如果需要，您可以将OE转换回有效低电平。